

# 日立マイクロコンピュータシステム

### **@HITACHI**

# HD68P01S0, HD68P01V05, HD68P01V07, HD68P01M0 MCU (Microcomputer Unit)

HD68P01 は、HD6801 ファミリとコンパチブルな命令オブジェクトコードを有し、同一チップ上に128バイトのRAM、シリアルコミュニケーションインタフェース(SCI)、パラレル I / O端子および3種類の機能を持つタイマを備え、かつパッケージ上にEPROM(2k、4k、8k バイト使用可)を搭載したシングルチップマイクロコンピュータユニットであり、HD6801 ファミリとコンパチブルです。さらに、主要命令の実行時間の改良や、符号なし8 ビット長データ同士の乗算(結果は16ビット長)を含む数種類の新操作命令が付加されており、システムスループットの向上が図られているほか、65k ワードまでのアドレス空間をアクセスできます。また、最小の時間でファームウェアの変更を容易にし、かつ小規模量産システムにも適用できます。

# HD68P01S0, HD68P01V05, HD68P01V07 HD68P01M0

#### ■特 長

- ●命令セットはHMCS6800の拡張セット
- 8 × 8 乗算機能
- ●シリアルコミュニケーションインタフェース(SCI) 内蔵
- ●HD6800 とコンパチブルなオブジェクトコード
- ●16ビットタイマ内蔵 16bit timer
- すべての形式の EPROM を使用可

2kバイト; HN462716相当

4kバイト; HN462732, HN462532相当


8kバイト; HN482764相当


- ●128 バイト内蔵 RAM (先頭64 バイトは電源オフ時内容保持可)
- ●29本のパラレルI/O 端子および2本のデータストローブ端子
- ●発振回路を有し、4分周信号を内部クロックとして使用
- ●TTLコンパチブル入出力端子
- ●強力な割込み機能

#### ■ 製品形名

形	名	バスタイミング	適用EPROM
HD68P01	S0	1 MHz	HN462716相当
HD68P01	V 05	1 MHz	HN462532相当
HD68P01	V07	1 MHz	HN462732相当
HD68P011	M 0	1 MHz	HN482764相当








(注) 本MCUに搭載するEPROMは別羨となっています。

#### ■ブロックダイアグラム



#### ■絶対最大定格

項	B	記 号	規 格 値	単 位
電源	電 圧	$V_{\rm CC}$	$-0.3 \sim +7.0$	V
入 力	電 圧	Vin	$-0.3 \sim +7.0$	V
動作	温度	Topr	0 ~+ 70	°C
保 存	温度	Tstg	$-55\sim+150$	°C

<sup>(</sup>注) 本製品は高静電気電圧や高電界に対し、入力端子に保護回路を備えていますが、これらの高入力インピーダンス保護回路に最大定格以上の過電圧を 印加しないように注意してください。また、バッケージ上面のピンソケットについても同様に注意してください。正常な動作を保証するためには、 Vin、VoutをVss≤(Vin またはVout)≤Vcc にすることを推奨します。

#### ■電気的特性

#### ●DC特性(特記なき場合は Vcc=5.0V±5%, Vss=0V, Ta=0~+70°C)

項	目	記 号	測定条件	min	typ	max	単位
1 + "出土" ) がり電圧	RES	<b>1</b> 7		4.0		Vcc	V
入力"High"レベル電圧	その他の入力端子*	VIH		2.0	_	Vcc	_ v
入力 "Low" レベル電圧	全入力端子*	VIL		-0.3		0.8	V
	$P_{40} \sim P_{47}$		V:0 0 4V			0.5	
入力負荷電流	SC <sub>1</sub>	Iin	$Vin=0\sim2.4V$	_	_	0.8	mA
	EXTAL		Vin=0~Vcc	_		1.2	
入力リーク電流	$\overline{\text{NMI}}, \overline{\text{IRQ}_1}, \overline{\text{RES}}$	Iin	Vin=0~5.25 V	_		2.5	$\mu$ A
スリーステート(オフ状態)	$P_{10} \sim P_{17}, P_{30} \sim P_{37}$	IT I	N: 0 F 0 4N	_	_	10	
リーク電流	$P_{20} \sim P_{24}$	I <sub>TSI</sub>	$Vin=0.5\sim2.4V$	_	_	100	$\mu \mathbf{A}$
-	$P_{30} \sim P_{37}$		ILOAD = $-205 \mu\text{A}$	2.4	-		
出力"High"レベル電圧	$P_{40} \sim P_{47}, E, SC_1, SC_2$	$V_{\mathrm{OH}}$	$I_{LOAD} = -145 \mu\text{A}$	2.4	100 4 4	V	
	その他の出力端子		$I_{LOAD} = -100 \mu\text{A}$	-0.3     -     0.3       -     -     0.4       -     -     0.5       -     -     1.5       -     -     1.0       -     -     0.5       1.0     -     1.0       -     -     1.2       -     -     1.0       -     1.0     -       -     -     1.2       -     -     1.0       -     1.0     -       -     -     1.2       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0       -     -     1.0			
出力"Low"レベル電圧	全出力端子	Vol	ILOAD=1.6 mA	_		0.5	V
ダーリントン駆動電流	$P_{10} \sim P_{17}$	-Іон	Vout = 1.5V	1.0	_	10.0	mA
消費電力		PD			_	1200	m W
7 J. 67 B	$P_{30} \sim P_{37}, P_{40} \sim P_{47}, SC_1$	G:	Vin = OV, Ta = 25° C,	_	_	12.5	
入 力 容 量	その他の入力端子	Cin	f = 1.0 MHz	_	_	10.0	pF
マカン (1) 歴史	非動作時	$V_{SBB}$		4.0		5.25	17
スタンバイ電圧		-	5.25	V			
スタンバイ電流	非動作時	Isbb	$V_{SBB} = 4.0 V$	_		8.0	mA

<sup>\*</sup>モードプログラミングレベルは除く。

#### ●AC特性

#### バスタイミング (特記なき場合は $V_{CC}=5.0V\pm5\%$ , $V_{SS}=0V$ , $Ta=0\sim+70^{\circ}C$ )

項目	記号	測定条件	min	typ	max	単位
サイクル時間	tcyc		1	_	10	μs
アドレスストローブパルス幅 ("High" レベル)	PWASH		200	_	_	ns
アドレスストローブ立ち上がり時間	tasr		5	_	50	ns
アドレスストローブ立ち下がり時間	tasf		·5	_	50	ńs
アドレスストローブ遅延時間	tASD		60	_	_	ns
イネーブル立ち上がり時間	tEr		5	_	50	ns
イネーブル立ち下がり時間	tEf		5	_	50	ns
イネーブルパルス幅("High"レベル)	PWEH		450	_	-	ns
イネーブルパルス幅 ("Low"レベル)	PWEL	] [	450		_	ns
アドレスストローブからイネーブルまでの遅延時間	tased		60	_	_	ns
アドレス遅延時間	$t_{ m AD}$	図1,		_	260	ns
ラッチのためのアドレス遅延時間	t <sub>ADL</sub>	図 2	_	_	270	ns
データセットアップ時間 (ライト時)	tosw		225	_		ns
データセットアップ時間 (リード時)	t <sub>DSR</sub>		80	_	_	ns
データホールド時間 (リード時)	t <sub>HR</sub>		10	_		ns
データホールド時間 (ライト時)	t <sub>HW</sub>		20	_		ns
ラッチのためのアドレスセットアップ時間	tasl		60	_	-man	ns
ラッチのためのアドレスホールド時間	tahL	1	20		_	ns
アドレスホールド時間	t <sub>AH</sub>		20	_	_	ns
ペリフェラルリードアクセス時間 (非多重バス)	(t <sub>ACCN</sub> )		_	_	(610)	ns
ペリフェラルリードアクセス時間 (多重 バス)	(t <sub>ACCM</sub> )				(600)	ns
発振安定時間 (パワーオン時リセット時間)	t <sub>RC</sub>	図11	100	_		ms
プロセッサコントロールセットアップ時間	tPCS	図10, 図11	200		_	ns

#### ペリフェラルポートタイミング (特記なき場合は V<sub>CC</sub>=5.0V±5%, V<sub>SS</sub>=0V, Ta=0~+70°C)

項	1	記号	測定条件	min	typ	max	単位
ペリフェラルデータセットアップ時間	ポート 1,2,3,4	tpDSU	図 3	200	_		ns
ペリフェラルデータホールド時間	ポート 1,2,3,4	t <sub>PDH</sub>	図 3	200	_	_	ns
遅延時間(イネーブル立ち上がりからOS3	3の立ち下がり)	tosb1	図 5	_	_	350	ns
遅延時間(イネーブルの立ち上がりから0	S3の立ち上がり)	t <sub>OSD2</sub>	図 5	_	_	350	ns
遅延時間 (イネーブルの立ち下がりからペリフェラルデータ出力)	ポート1,2*,3,4	t <sub>PWD</sub>	図 4			400	ns
遅延時間 (イネーブルの立ち下がりか らペリフェラルデータ; CMOS)	ポート2**, 4	tcmos	図 4	Red Assistance	_	2.0	μs
入力ストローブパルス幅		tPWIS	図 6	200	_		ns
入力データホールド時間	ポート3	t <sub>IH</sub>	⊠ 6	50		_	ns
入力データセットアップ時間	ポート3	t <sub>IS</sub>	図 6	20	_	_	ns

P21は除きます。P21は出力ポートとして使用できません。

<sup>・・</sup>ポート 2 には、10kΩ のブルアップ抵抗が必要です。

#### タイマ、SCI タイミング(特記なき場合は $V_{CC}=5.0V\pm5\%$ 、 $V_{SS}=0V$ 、 $Ta=0\sim+70^{\circ}C$ )

			•				
項	B	記号	計 測定条件	min	typ	max	単位
タイマ入力パルス幅	EH	tpwT		2tcyc+200	_	_	ns
遅延時間(イネーフ	ブルの立ち上がりからタイマ出力)	t <sub>TOD</sub>	図 7		_	600	ns
SCI入力クロック	サイクル	tscyc		1	_	-	tcyc
SCI入力クロック	パルス幅	tpwsck		0.4		0.6	tscyc

#### モードプログラミング(特記なき場合は $V_{CC}$ =5.0 $V\pm5\%$ , $V_{SS}$ =0V, Ta=0 $\sim$ +70 $^{\circ}C$ )

項目	記 号	測定条件	min	typ	max	単位
モードプログラミング入力 "Low" レベル電圧	V <sub>M PL</sub>		any solve		1.7	V
モードプログラミング入力"High"レベル電圧	V <sub>MPH</sub>		4.0			V
RESパルス幅 ( "Low" レベル)	PWRSTL	図8	3.0			teye
モードプログラミングセットアップ時間	t <sub>MPS</sub>		2.0	_		tcyc
モードプログラミングホールド時間	t <sub>MPH</sub>		150			ns







図1 エクスパンディッドマルチプレックスの場合のバスタイミング





デ―タセットアップ時間とホ―ルド時間  $\boxtimes 3$ (MPUU-F) DATA SET

ASCETES TIME



- 1) ポート2 のtcMosは10kQのプルアップ抵抗が必要。
   2) Paは除く
   3) ポート4 のtcMosはプルアップ抵抗不要

-タセットアップ時間とホ―ルド時間 図4 (MPUライト)






図5 ポート3のアウトプットストローブタイミング (シングルチップモード)



ポート 3 のラッチタイミング (シングルチップモード)



**@**HITACHI

#### ■端子機能の説明

#### • Vcc, Vss

この2本の端子は、電源EGNDに使用します。電源 推奨電圧は、+5V $\pm5$ %です。

#### • XTAL, EXTAL

この端子にはATカットの並列共振形水晶振動子を接続します。4 分周回路が内蔵されているのでシステムクロック 1 MHz を得るためには4 MHz の水晶振動子を使用します。時間的に厳しい用途でない場合には,T V の色回路で用いる3.58 MHz 水晶振動子を利用いただくと経済的です。安定な発振を得るためには,両端子とG N D間にそれぞれ22 pF のコンデンサを挿入してください

EXTAL端子は、外部から50% (±10%)の4MHz クロックで駆動可能で、このときLSI内部では1 MHz のシステムクロックが得られます。駆動周波数は 4 MHz 以下で使用可能です。外部駆動を使用する場合 XTAL端子は挟地してください。図12に接続推奨回路 を示します。

#### ATカット並列共振形水晶振動子

 $C_0 = 7 pF max$  $R_s = 60 \Omega max$ 




図12 水晶の接続推奨回路

#### • Vcc Standby

この端子には、電源Vcc ダウン時にスタンバイRAM を保持するため、電源電圧 $\pm5$ %を印加します。RAM の前半64バイトの内容は、これにより電源オフ時に保持されます(8 mA max)。図13の回路は、電源オフ時にVccスタンバイ電圧を保持する回路の例です。電源オフ時にRAMの内容を保持するには、次の手続きが必要です。

- 1) RAMイネーブルビット(RAME)に"0"を書込んでください。RAMEは、\$0014番地のRAMコントロールレジスタのビット6です。この操作がスタンバイRAM部分をディスエーブルしますので、電源オフに際して内容が保存されます。
- 2) Vcc スタンバイ電圧を VsBB(min) 以上に保持してく ださい。




図13 Vcc スタンバイのための電池バックアップの例

#### ●リセット (RES)

この端子は電源オフ状態から、MCUをリセット、スタートさせるために使用します。電源投入時にはRES端子は、最低100msの間"Low"レベルに保持してください。動作中にリセットする場合には、少なくとも3システムクロック周期分は"Low"レベルにしてください。この端子に"High"レベルが検出されると、MCUは次のように動作します。

- 1)アドレスラインの上位8ビットをすべて "High" レベルにします。
- 2) I/Oポート2のビット2, 1, 0の状態をプログラム コントロールレジスタのビットPC2, PC1, P C0にラッチします。
- 3) 最後の2つの番地 (\$FFFE, \$FFFF) の内容 (スタートアドレス) がプログラムカウンタに入り、その番地からプログラムがスタートできるようにします (表1参照)。
- 4) 割込みマスクビットがセットされます。MPUがマスク可能な割込み  $\overline{IRQ_1}$  を認識できるようにするためには、事前にクリアしてください。

#### ●イネーブル (E)

内部発振器が使用されている場合,この端子から外部 ヘシステムクロックを供給します。出力は、単相でTT Lコンパチブルであり、水晶発振周波数の1/4のクロック 周波数となります。この端子は1個のTTL負荷と90 pF の容量を駆動することができます。

#### $\bullet$ ノンマスカブルインタラプト ( $\overline{NMI}$ )

この端子の入力信号の立ち下がりが検出されると、MC U内部でノンマスカブル割込みシーケンスが開始されます。次に述べる  $\overline{IRQ_1}$  割込みの場合と同様に、 $\overline{NMI}$  信号検出時に実行中の命令は最後まで実行が続けられます。コンディションコードレジスタ中の割込みマスクビットは、 $\overline{NMI}$  にまったく影響を与えません。

NMI割込みへの応答が開始されると、インデックスレジスタ、プログラムカウンタ、アキュムレータ、コンディションコードレジスタの内容は、スタック領域に退避されます。このシーケンスが終了すると、ベクタアドレス \$ F F F C 、 \$ F F F D を発生し、この 2 つの番地の内容をプログラムカウンタへ読込み、ノンマスカブル

割込みサービスルーチンへブランチします。

割込み端子のワイアードORをとり、最適な割込み制御を行う場合には、 $3.3 k \Omega$ の外付け抵抗を  $V_{CC}$ と端子の間に挿入してください。

入力端子 $\overline{\Gamma R Q_1}$ と $\overline{N M I}$ は、イネーブル信号でサンプルされるハードウェア上の割込み端子で、命令実行終了後、 $\overline{E}$ 同期で割込みルーチンを発生させます。

#### ● インタラプトリクエスト ( T R Q₁)

これは、レベル検出形端子であり、MPU内で割込み シーケンスを発生させる要求端子です。MPUは割込み 要求が入ったとき実行中の命令があれば、それが終了す るまで要求の受付けを待ちます。要求検知時に、コンディ ションコードレジスタ内の割込みマスクビットがセット されていなければ、MPUは割込みシーケンスを開始し ますが、セットされていれば割込み要求は無視されます。 シーケンス開始後、インデックスレジスタ、プログラム カウンタ, アキュムレータ, コンディションコードレジ スタの内容がスタック領域へ退避されます。次に割込み マスクビットをセットし、これ以後はマスカブル割込み を受付けないようにします。サイクルの最後にメモリ番 地 \$ F F F 8 と \$ F F F 9 を指す16ビットベクタアドレ スを発生し、この番地に入っている内容をプログラムカ ウンタへ読込み、MPUは割込みサービスルーチンへブ ランチします。

表1 割込ベクタ用メモリマップ

Highest
Priority

Lowest Priority

Vec	tor	Interrupt
MSB	LSB	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FFFE	FFFF	RES
FFFC	FFFD	NMI
FFFA	FFFB	Software Interrupt (SWI)
FFF8	FFF9	IRQ, (or IS3)
FFF6	FFF7	ICF (Timer Input Capture)
FFF4	FFF5	OCF (Timer Output Compare
FFF2	FFF3	TOF (Timer Overflow)
FFF0	FFF1	SCI (RDRF + ORFE + TDRE)

・割込みをワイアードORして最適状態で使用するには、 $\overline{IRQ_1}$  端子と Vcc の間に $3.3k\Omega$ を挿入してください。内部割込みは、内部割込み信号( $\overline{IRQ_2}$ )を使用します。この割込みは、 $\$FFF0 \sim \$FFF7$ のベクタアドレスを使う点を除いて $\overline{IRQ_1}$  とまったく同様です。

 $\overline{1 R Q_1}$  は $\overline{1 R Q_2}$  に対して、同時割込み要求発生時に優先権をもちます。コンディションコードレジスタ中の割込みマスクビットは、セットされていると両方の割込みを禁止します。

以下の説明の端子は、シングルチップモードの場合のポート3にのみ適用されます。

#### ●インプットストローブ $(\overline{\mathbf{IS}3})$ $(\mathbf{SC}_1)$

この信号の機能は、I/Oポート3コントロールステータスレジスタによって変ります。 $\overline{IS3}$ イネーブルビットがセットされていれば、 $\overline{IS3}$ 信号の立ち下がりによって割込みが起動されます。また、ラッチイネーブルビットがセットされていれば、I/Oポート3上のデータがポート3のデータレジスタにラッチされます。正常な入力データラッチのために必要な信号のタイミング条件は、図6に示すとおりです。

#### ● アウトプットストローブ $(\overline{OS3})$ (SC<sub>2</sub>)

この信号は、プロセッサが外部デバイスに対し、有効データが I/O端子上にあることを示すためのストローブ信号に使用されます。アウトプットストローブのタイミング特性は、図5に示します。

以下の説明の端子はエクスパンディッドモードの場合に 適用されます。

#### リード/ライト (R/W) (S C₂)

このTTLコンパチブル出力信号は、ペリフェラルやメモリに対しMCUがリード ("High") かライト ("Low") かどちらの状態なのかを示します。この信号の通常スタンバイ状態は、リード ("High") です。この出力は、1個のTTL負荷と90 pF のコンデンサを駆動できます。

#### • $I/0 \times P - \mathcal{I} (\overline{I \circ S}) (S C_1)$

エクスハンディッドノンマルチプレックスモードでの動作時には、 $\overline{\text{TOS}}$ によって、 $A_9 \sim A_{15}$ は"0"として、 $A_8$ は"1"として内部的にデコードされます。この結果、\$0100から\$01FFまでの256番地の外部メモリのアクセスが可能になります。タイミング特性は、図2に示します。

#### ●アドレスストローブ (AS) (SC₁)

エクスパンディッドマルチプレックスモードでの動作時に、アドレスストローブがこの端子に出力されます。この信号は、ポート3上にデータとマルチプレックスして出力されるアドレス下位8ビットをラッチするために使用され、図19に示すようにアドレスストローブを使って、8ビットのラッチを動かします。

これにより、Eパルス期間中は、I / O ポート 3 をデータバスとして利用することができます。

この信号のタイミング特性は、図1に示します。

#### ■ポート

HD68P01 MCU には4つのI/Oポート(3つの8ビットポートと1つの5ビットポート)があります。8ビットポートの1つには、2本の制御端子が付いています。各々のポートは個別に書込み専用のデータディレクションレジスタを持ち、個々のI/O端子を入力用または出力用にプログラムできます。

対応するデータディレクションレジスタのビットが "1" の場合は I/O端子は出力にプログラムされ、"0" の 場合は入力にプログラムされます。 4つのポートはそれ ぞれポート 1, ポート 2, ポート 3, ポート 4 とします。 4つのポートのアドレスと、その対応するデータディレクションレジスタのアドレスは表 2 に示すとおりです。

\*唯一の例外はポート2のビット1で、この端子はデータ入力またはタイマ出力のどちらかになります。このビットは出力ポートとしては使用できません。

表 2 ポートおよびデータディレクションレジスタのア ドレス

Ports	Port Address	Data Direction Register Address
I/O Port 1	\$0002	\$0000
I/O Port 2	\$0003	\$0001
I/O Port 3	\$0006	\$0004
I/O Port 4	\$0007	\$0005

#### I / Oポート1

これは8ビットのポートで、各々のビットは対応する データディレクションレジスタの内容により、入力用また は出力用に定められます。

8ビットの出力バッファはスリーステートバッファになっており、この端子が入力として使用される場合には、高インピーダンス状態になります。正確なリードのためには、入力端子上の電圧はロジック "1" のときは2.0V以上、ロジック "0" のときは0.8V以下としなければなりません。

これらの端子は、TTLコンパチブルです。また、1.5 Vで 1mA 以内の駆動源として使用でき、ダーリントントランジスタのベースを直接駆動することができます。 MCUリセット後は、I/O端子はすべて入力となっています。

3種類のモードのいずれの場合も、ポート 1 は常に並列 I/O 端子として動作します。

#### ● I / O ポート 2

このポートは5端子から成っており、そのデータディレクションレジスタにより、入出力方向が定められます。 5 ビットの出力バッファはスリーステートバッファになっており、入力として使用する場合には、高インピーダンス状態になります。正確なリードのためには、入力端

子上の電圧はロジック "1" のときは2.0V以上, ロジック "0" のときは0.8V以下としなければなりません。

出力の場合、内部にプルアップ抵抗を有していませんが、TTLを直接駆動できます。CMOS入力を駆動する場合は、外部プルアップ抵抗が必要です。MCUリセット後は、I/O端子はすべて入力となっています。

ポート2の3本の端子(8,9,10ピン)は、リセット期間中、モードプログラミング用に使用されます。リセット時のこの3端子の値は、ポート2の上位3ビット(ビット5,6,7)にラッチされます。これについてはモード選択の項で説明します。

3種類のモードのいずれにおいても ポート 2 は I/O 端子として働くことができ、シリアルコミュニケーションインタフェースやタイマに対するインタフェースにもなります。ただし、ビット  $I(P_{21})$  は、データ入力またはタイマ出力に限定されます。

#### I / Oポート3

これは8ビットより成るポートで、I/O端子、データバスまたはデータバスとマルチプレックスされたアドレスバスとして使用されます。その機能は、リセット期間中にユーザよりハードウェア的にポート2の3ビットを使用してプログラムされたモードに依存します。データバスとしてのポート3は双方向性です。

ペリフェラルデバイスから入力する場合は、標準TTLレベルでなければなりません。つまり、ロジック"1"のときには2.0V以上、ロジック"0"のときには0.8V以下とします。

このTTLコンパチブルスリーステートバッファは1個のTTL負荷と90 pF が駆動できます。

エクスパンディッドモードの場合は、リセット後データディレクションレジスタは禁止され、データの流れは、R/W信号の状態に依存します。

3種類のモードにおいてポート3は次の機能を持っています。

#### シングルチップモード

パラレル入/出力となり、対応するデータディレクションレジスタによって、入力または出力として定義されます。

このモードに関連した 2 本の制御端子はインプットストローブ ( $\overline{IS3}$ ) とアウトプットストローブ ( $\overline{OS3}$ ) として、ハンドシェイクに使われます。この制御端子は、I/Oポートコントロール/ステータスレジスタによって制御されます。

ポート3の3種類の付加機能を次にまとめます。

- 1) ポート3の入力データは $\overline{1S3}$  ( $SC_1$ ) を制御信号 として使用し、ラッチすることができます。
- 2)  $\overline{OS3}(SC_2)$  は、ポート 3 のデータレジスタの読出し、または書込み動作によって発生します。
- 3) IRQ<sub>1</sub>の割込みは IS3 の立ち下がりによって発生

させることができます。

ポート3のラッチおよびストローブタイミングは、図5、図6に示しています。

エクスパンディッドノンマルチプレックスモード このモードのときには、ポート3はデータバス ( $D_0 \sim D_2$ )になります。

#### エクスパンディッドマルチプレックスモード

この場合には、ポート 3 はデータバス( $D_0 \sim D_7$ )とアドレスバスの下位 8 ビット( $A_0 \sim A_7$ )がマルチプレックスされて使用されます。

#### 1/0ポート3 コントロールステータスレジスタ

	7	6	5	4	3	2	1	0
		ĪS3	х	oss	LATCH	х	х	х
	īS3	IRQ						
\$000F	FLAG	ENABLE			ENABLE			

Bit 0 Not used.

Bit 1 Not used.

Bit 2 Not used.

#### Bit 3 LATCH ENABLE.

このビットは、I/Oポート3の入力ラッチを制御します。このビットが"1"にセットされている場合、ポート3上の入力データは、インプットストロープ $\overline{IS3}$ の立ち下がりでラッチされます。なお、このラッチはI/Oポート3のリード動作により、再びラッチ可能な状態になります。このラッチイネーブルビットは、リセットによってクリアされます。

#### Bit 4 OSS (アウトプットストローブ選択)

このビットは、アウトプットストローブが I / O ポート 3 へのライト動作により発生するのか、ポート 3 からの リード動作により発生するのかを選択します。このビットがクリアされているときは、ストローブはポート 3 の リードにより発生します。ビットがセットされているときは、ポート 3 へのライトによりストローブが発生します。

#### Bit 5 Not used.

#### Bit 6 IS3 ENABLE.

このビットがセットされているとき、 $\overline{1S3}$ フラグ (ビット7)がセットされていれば割込みはイネーブルされ、クリアすると割込みは禁止されます。このビットは、 $\overline{RES}$ によりクリアされます。

#### Bit 7 IS3 FLAG.

これはインプットストロープ $\overline{IS3}$  (SC<sub>1</sub>) の立ち下がりでセットされる読出し専用ビットです。コントロール/ステータスレジスタの読出しに続いて行われる I / Oポート3のリード/ライト動作により、このビットはクリアされます。このビットはリセットによりクリアされます。

#### I / Oポート4

これは8 ビットポートで、動作モードにより I/O端子またはアドレス出力端子になります。正確なリード動作のためには、入力端子上の電圧はロジック "I" のときには2.0 V以上、ロジック "0" のときには0.8 V以下としなければなりません。

出力の場合、各々の端子はTTLコンパチブルで1個のTTL負荷と90 pF を駆動できます。リセット後は、このポートは入力となります。したがってこの端子をアドレスとして使用するためには、ポートを出力としてプログラムする必要があります。

3種類のモードにおいてポート4は以下のようになります。

#### シングルチップモード

対応するデータディレクションレジスタによりプログラムされるパラレル入/出力となります。

**エクスパンデ**ィッドノンマルチプレックスモード

このモードでは、ポート 4 はデータディレクションレジスタに "1" を書込むことにより、下位アドレス  $(A_0 \sim A_7)$  出力端子になります。

アドレスとして必ずしも8ビット全部を必要としない場合は,残りの端子を上位ビットから順にI/O端子(入力のみ)として使用できます。

#### ェクスパンディッドマルチプレックスモード

このモードでは、ポート 4 はデータディレクションレジスタに"1"を書込むことにより、上位アドレス( $A_8$  ~ $A_{15}$ ) 出力端子になります。アドレスとして、必ずしも8 ビット全部を必要としない場合は、残りの端子を上位ビットから順に I/O端子(入力のみ)として使用できます。

#### ■モードの選択

HD68P01 のリセット後の動作するモードは、 ユーザが端子10,9,8をハードウェア的に外部で配線することにより決定しなければなりません。この3端子はポート2の下位ビットI/O2, I/O1, I/O0です。

これら3つの信号はリセットが"High"になるときに、I/Oポート2レジスタのプログラムコントロールビットPC2、PC1、PC0にラッチされます。

Ⅰ/〇ポート2レジスタは以下に示すとおりです。

#### ポート2 データレジスタ

	7	6	5	4	3	2	1	0
\$0003	PC2	PC1	PC0	1/0 4	1/0 3	1/0 2	I/O 1	1/0 0

モード選択に使用する外部ハードウェアの例を図14に示します。HD14053Bはリセット期間中、ペリフェラルデバイスとMCUの間を分離するために利用できます。これはペリフェラルデバイスとモード発生回路間でデータ



が競合する場合必要となります。

ポート2のビット5,6,7は、リード専用なので、モードはソフトウェアでは変えられません。表3にHD68P01のモード選択をまとめます。

HD68P01は3つの基本モードで動作します。

- 1)シングルチップモード
- 2) エクスパンディッドマルチプレックスモード (HMCS6800周辺LSIとコンパチブル)
- 3) エクスパンディッドノンマルチプレックスモード

#### ●シングルチップモード

#### ● エクスパンディッドノンマルチプレックスモード


このモードではHD68P01は外付ロジックなしで、直接HMCS6800ペリフェラルにアドレスします。またポート3はデータバスに、ポート4は $A_0$ ~ $A_7$ アドレスバスまたはアドレスバスの一部とI/O(入力のみ)として機能します。ポート2はパラレルI/O、またはシリアルI/O、またはタイマおよびこれらの組合わせ機能として働きます。ポート1はパラレルI/Oとしてのみ使用で

きます。このモードでは、HD 68P01 は 最大256番地までアドレスすることができます。アドレスが少なくてよい応用システムでは、ポート 4 の残りの端子を I/O端子(入力のみ)として使用できます(図17参照)。

#### ●エクスパンディッドマルチプレックスモード


#### ●下位アドレスバスラッチ

エクスパンディッドマルチプレックスモードのときには、データバスはポート 3 に下位アドレスバスとマルチプレックスされるので、アドレスビットを外部でラッチしなければなりません。ラッチには 8 個の D 形フリップフロップを備えた74 L S 373を用いて、下位アドレスバイトをラッチすることができます。 図19に HD68P01と74LS 373 の接続法を示します。




(注) 1) モード7の図を示す。 2) RC≈Reset 時定数 3) R₁=10kΩ

図14 モード選択のための推奨回路



		真	理值	直表
Contr	ol I	npu	it	On Switch
Inhibit	S	ele	ct	On Sepiteri
Innibit	С	В	Α	HD14063B
0	0	0	0	Zo Yo Xo
0	Q	0	1	Zo Yo X
0	0	1	0	2. Y, X,
O	0	1	1	Zo Y, X,
0	1	0	0	Z, Yo Xo
0	1	0	1	Z, Yo X;
0	1	1	0	Z, Y, Xo
0	1	1	1	Z, Y, X,
1	Х	X	X	

図15 HD14053Bマルチプレクサ/デマルチプレクサ








図17 HD68P01 MCUエクスパンディッドノンマル チプレックスモード





図18 HD 68PG1 MCUエクスパンディッドマルチプレックスモード



真理值表

Output		able	Output
Control	G	D	α,
L	Н	н	н
L	н	L	L
L	L	X	Q <sub>0</sub>
н	×	X	Z

図19 ラッチ接続

信号です。

#### ●モードとポートの概要およびM C U信号

ここで各モードにおけるMCU の信号について説明し ます。SC1とSC2はチップのモード変化に伴い変化する

MODE	PORT 1 Eight Lines	PORT 2 Five Lines	PORT 3 Eight Lines	PORT 4 Eight Lines	SC <sub>1</sub>	SC <sub>2</sub>
SINGLE CHIP	I/O	1/0	I/O	I/O	ĪS3 (I)	OS3 (O)
EXPANDED MUX	1/0	1/0	ADDRESS BUS $(A_0 \sim A_7)$ DATA BUS $(D_0 \sim D_7)$	ADDRESS BUS* (A <sub>8</sub> ~A <sub>15</sub> )	AS(O)	R/₩(O)
EXPANDED NON-MUX	1/0	I/O	DATA BUS (D <sub>0</sub> ~D <sub>7</sub> )	ADDRESS BUS* (A <sub>0</sub> ~A <sub>7</sub> )	IOS(O)	R/W(O)

\*これらの端子は、アドレスラインとして不要の場合上位から順に、I/O端子(入力専用)として使用することができます。

I = Input

IS3=Input Strobe

SC=Strobe Control

J=Output  $R/\overline{W} = Read/Write$  OS3=Output Strobe

IOS = I/O Select

 $AS\!=\!Address\;Strobe$ 

表3 モードの選択

Mode	P <sub>2 2</sub> (PC2)	P <sub>21</sub> (PC1)	P <sub>20</sub> (PC0)	ROM	RAM	Interrupt Voctors	Bus Mode	Operating Mode
7	Н	Н	Н	ı	1	1	1	Single Chip
6	Н	Н	L	ı	ı	1	MUX(6)	Multiplexed/Partial Decode
5	Н	L	Н	ı	ı	ı	NMUX(6)	Non-Multiplexed/Partial Decode
4	н	L	L	J(2)	J(1)	ı	ı	Single Chip Test
3	Ĺ	Н	н	E	E	E	MUX	Multiplexed/No RAM & ROM
2	L	Н	L	Е	ı	E	MUX	Multiplexed/RAM
1	L	L	н	ı	ı	E	MUX	Multiplexed/RAM & ROM
0	L	L	L	1	1	J(3)	MUX	Multiplexed Test

凡例:

I-Internal

E - External

 ${\bf MUX-Multiplexed}$ 

NMUX - Non-Multiplexed

L - Logic "0"

H - Logic "1"

1)内部RAMは\$0080でアドレスされます。

2) 内部ROMは使用できなくなります。 3) RESベクタはRESが "High" になった後、2サイクル間、外部になります。

3) RESベクダはRESか Fign になった後、とりイフル間、/Finpになりよう。 4) ポート3、4に関係するアドレスはモード0、1、2、3では外部とされます。 5) ポート3に関係するアドレスはモード5、6では外部とされます。 6) ポート4のアドレス出力のうち、不要の部分は、入力指定して、入力ポート として使用することができます。

#### ■メモリマップ

HD68P01の内蔵 ROM 空間は 8k バイトであり,動作 モードによって最大65k バイトまでアドレスすることが できます。また、EPROM の適用により、マップの使用 空間が異なります。 すなわち,

#### 1) HD68P01S0

2kバイトROMのため、INTERNAL ROMの先頭ア ドレスは\$F800としなければなりません(\$E000, \$ E800, \$F000, \$F800が重なっているため)。

#### 2) HD68P01V05, HD68P01V07

4k バイトROM のため、INTERNAL ROM の先頭ア ドレスは\$F000 としなければなりません(\$E000, \$ F000が重なっているため)。

#### 3) HD68P01M0

HN482764を使用すれば8kバイトROM内蔵となり この場合のINTERNAL ROM の先頭アドレスは \$E000 からとなります。

各動作モードにおけるメモリマップを図20に示します。 マップ先頭の32番地は、表4に示すように、内部レジス 夕専用になっています。

表4 内部レジスタ

Register	Address
Port 1 Data Direction Register***	00
Port 2 Data Direction Register***	01
Port 1 Data Register	02
Port 2 Data Register	03
Port 3 Data Direction Register***	04*
Port 4 Data Direction Register ***	05**
Port 3 Data Register	06*
Port 4 Data Register	07**
Timer Control and Status Register	08
Counter (High Byte)	09
Counter (Low Byte)	0A
Output Compare Register (High Byte)	ОВ
Output Compare Register (Low Byte)	ОС
Input Capture Register (High Byte)	0D
Input Capture Register (Low Byte)	0E
Port 3 Control and Status Register	0F*
Rate and Mode Control Register	10
Transmit/Receive Control and Status Register	11
Receive Data Register	12
Transmit Data Register	13
RAM Control Register	14
Reserved	15-1F

<sup>・</sup>モード0,1,2,3,5,6では外部アドレスとなり、さらに

モード5ではアクセスできません。
・・モード0,1,2,3では外部アドレスとなります。

<sup>\* \* \*</sup> 1 = Output, 0 = Input




図20 HD68P01メモリマップ




図20 HD68P01メモリマップ




図20 HD68P01メモリマップ

います。




図20 HD68P01メモリマップ

#### ■プログラマブルタイマ

HD68P01は16ビットのプログラマブルタイマを内蔵しており、入力波形の測定に使用できます。またそれとは別に、独立に出力波形を発生することができます。

入力, 出力の両波形共, パルス幅は数マイクロ秒から 数秒の間で変化させることができます。

タイマハードウェアは次のものから構成されます。

- ・8ビットのコントロール/ステータスレジスタ
- ・16ビットのフリーランニングカウンタ
- ・16ビットのアウトプットコンペアレジスタ
- ・16ビットのインプットキャプチャレジスタ

図21にタイマのブロックダイアグラムを示します。

#### ●フリーランニングカウンタ(\$0009:000A)

プログラマブルタイマの主要部分は、16ビットのフリーランニングカウンタで、これはE(イネーブル)クロックより駆動され、その値をインクリメントします。カウンタ値は、いつでもMPUソフトウェアで読出しができます。

カウンタはリセットでクリアされます。またこのカウンタは、リード専用レジスタと考えてさしつかえありません。

ただしMPUからライトが行われると、ライトデータの値のいかんにかかわらず、カウンタ(\$09、\$0A)にはプリセット値\$FFF8が書込まれます。この機能はMCUのテストのためのものですが、応用することもできます。

#### ●アウトプットコンペアレジスタ (\$000B:000C)

アウトプットコンペアレジスタは、16ビットのリード/ライトレジスタで出力波形制御に使用されます。このレジスタの内容はフリーランニングカウンタの値と常時比較されています。

内容が一致すると、タイマコントロール/ステータスレジスタ(TCSR)の中のフラグ(OCF)がセットされ、TCSR中のアウトプットレベルビット(OLVL)のそのときの値がポート2のビット1に送られます。ポート2用データディレクションレジスタのビット1が"1"(出力)となっている場合には、この値がポート2のビット1に出力されます。その後、次の比較値でアウトプットレベルを再び制御するために、アウトプットコンペアレジスタの値とアウトプットレベルビットの値を変更します。なお、アウトプットコンペアレジスタはリセットすると\$FFFFにセットされます。アウトプットコンペアレジスタの上位バイトへの書込みサイクル直後の1サイクル間は、比較機能が禁止されます。これはレジスタに16ビットの値を確実にセットしてから比較を開始するためです。

\* コンペアレジスタへのデータ書込みはSTX命令などの2 バイト転送命令を使用してください。

#### ●インプットキャプチャレジスタ (\$000D:000E)

インプットキャプチャレジスタは、16ビットのリード専用レジスタで、外部入力信号が変化したときのフリーランニングカウンタの値を保持します。

これをトリガするのに必要な入力の変化の極性は、TCSRのインプットエッジビット(IEDG)により制御されます。

外部入力信号がエッジ検出回路に入力されるためには、ポート2のビット0に対応するデータディレクションレジスタのビットがクリア("0")されていなければなりません。

すべての場合にインプットキャプチャを保障するには、入力パルス幅は少なくとも2イネーブルサイクルは必要です。

\* ポート2のビット0を出力とし、"1" にセットしても、外部 入力信号はエッジ検出回路によって検知されます。

#### ●タイマコントロール/ステータスレジスタ (TCSR) (\$0008)

タイマコントロール/ステータスレジスタは8ビットのレジスタです。8ビットすべてリード可能で、下位5ビットはライトも可能です。上位3ビットはリード専用で、以下のタイマステータス情報を示します。

- 入力が指定した極性の変化をして、カウンタ値がインプットキャプチャレジスタに転送されました(ICF)。
- 2) カウンタ値とアウトプットコンペアレジスタの値が 一致しました(OCF)。
- 3) カウンタ値が\$0000になっています(TOF)。 この各フラグはTCSR中に個々のイネーブルビットをもち、これにより、内部割込み信号( $\overline{IRQ_2}$ )に割込み要求を出力するか否かがコントロールされます。コンディションコードレジスタ中のI ビットがクリアされていれば、これらのフラグがセットされるのに応じて、優先ベクタアドレスを発生します。各ビットの説明は次の

#### タイマコントロール/ステータスレジスタ

7	6_	5	4	3	2	1	0	
ICF	OCF	TOF	EICI	EOCI	ETOI	IEDG	OLVL	\$0008

とおりです。




図21 プログラマブルタイマのブロックダイアグラム

#### Bit 0 OLVL アウトプットレベル

この値は、カウンタ値とアウトプットコンペアレジス タ値の比較が一致したとき、ポート2のビット1に移さ れます。

ポート2のビット1に対応するDDRが"1"にセット されていれば、この値はポート2のビット1端子に出力 されます。

#### Bit 1 IEDG インプットエッジ

このビットは、カウンタからインプットキャプチャレ ジスタへのデータ転送を、ポート2のビット0入力端子 の変化のどちらの極性でトリガするかを決定します。こ の機能を使うときは、ポート2のビット0に対応するDD Rを事前にクリアしておく必要があります。

IEDG=0のとき入力の立ち下がりエッジでトリガさ れます ("High" から "Low" への変化)。

IEDG=1のとき入力の立ち上がりエッジでトリガさ - れます("Low" から "High" への変化)。

#### Bit 2 ETOI イネーブルタイマオーバフローインタラ プト

このビットがセットされている場合は、TOF割込み により内部割込み(IRQ<sub>2</sub>)が発生するのを許しますが、 クリアされている場合は、割込み発生が禁止されます。

#### Bit 3 EOCI イネーブルアウトプットコンペアインタ ラプト

このビットがセットされている場合には, OCF割込 みにより内部割込み (IRQ<sub>2</sub>)が発生するのを許可し,ク リアされている場合には割込みの発生を禁止します。

#### Bit 4 EICI イネーブルインプットキャプチャインタ ラプト

このビットがセットされている場合、ICF割込みに より、内部割込み( I R Q2) が発生するのを許可し、ク リアされている場合、割込み発生を禁止します。

#### Bit 5 TOF タイマオーバフローフラグ

このリード専用ビットは、カウンタ値が \$FFFFになっ たときセットされ, TCSRをリードした後, 引続きカ ウンタ(\$0009)をリードしたときクリアされます。

#### Bit 6 OCF アウトプットコンペアフラグ

このリード専用ビットは、アウトプットコンペアレジ スタ値とカウンタ値が一致したときセットされ、TCS Rのリードに続いて、アウトプットコンペアレジスタ (\$000B or \$000C)へMCUがライトしたときクリア されます。

#### Bit 7 ICF インプットキャプチャフラグ

このリード専用ビットは、エッジ検出回路への入力信 号がIEDGで指定した変化をした場合にセットされ, TCSRのリードに続いて、インプットキャプチャレジ スタ(\$000D)をMCUがリードしたときクリアされま す。

#### **脚**シリアルコミュニケーションインタフェース

HD68P01 はフルデュプレックスのアシンクロナスシリアルコミュニケーションインタフェース(SCI)を内蔵しています。SCIは、数種類のデータ速度選択が可能です。送信部と受信部から構成されており、各々独立に動作可能ですが、双方とも同一データフォーマットと同一データ転送速度で動作します。送/受信部双方共データバスを介してMPU部とデータのやりとりを行い、外部とは、ポート2のビット2,3,4を介して通信します。

ハードウェア, ソフトウェア, レジスタについて以下 に説明します。

#### ●ウェイクアップ機能

一般的なマルチプロセッサ応用の場合、ソフトウェアプロトコールは、通常行先番地をメッセージの先頭バイトに持っています。非選択MPUにメッセージの残りの部分を無視させるためにウェイクアップ機能があります。これによって非選択MPUは、それ以後のすべての割込み処理を次のメッセージ開始まで禁止することができます。

このハードウェア機能により非選択MPUは次のメッセージが来たとき、そのメッセージに対して再びイネーブル状態にされます(ウェイクアップされます)。

ウェイクアップ機能は、10ビットの連続した"1"の送信信号によってトリガされます。

したがってソフトウェアプロトコールは、メッセージ間において、アイドル期間を与えるようにしておく必要があります。

#### ●プログラマブルオプション

HD68P01のシリアルI/O部の以下の機能はプログラマブルになっています。

- ・データフォーマット……標準マーク/スペース(N RZ)
- ・クロック源……外部または内部
- ・ボーレート……MCUのφ₂に対して4種のレートの 中の1つまたは、外部クロックの1/ 8
- ・ウェイクアップ機能……イネーブルまたはディスエ ーブル
- ・割込み要求……トランスミットデータレジスタ、レ シーブデータレジスタそれぞれに対 し独立にイネーブルまたはマスクし ます。
- ・クロック造力……内部クロックのポート2のビット 2への出力をイネーブルまたは ディスエーブルします。
- ・ポート 2 (ビット3,4)……送信部と愛信部用にポート 2 のビット3,4を使用するか否か。

#### ●シリアルコミュニケーション部のハードウェア

シリアルコミュニケーション部のハードウェアは、図 22に示すように4本のレジスタによって制御されます。 それは次のとおりです

- ・8ビットのコントロール/ステータスレジスタ
- ・4 ビットの転送レート/モードコントロールレジスタ (ライト専用)
- ・8ビットのリード専用レシーブデータレジスタ
- ・8ビットのライト専用トランスミットデータレジヌタ これら4本のレジスタの他にシリアルI/O部は、ポート2のビット3(入力)とビット4(出力)を使用します。ポート2のビット2は、内部クロックを外部へ出力するオプションまたは、外部クロックを内部へ入力するオプションを選んだときに利用されます。

# ●トランスミット/レシープコントロールステータスレジスタ(TRCSR)

TRCSレジスタは8ビットより成り、8ビット全部がリードできます。また $0 \sim 4$ ビットはライトも可能です。このレジスタは $\overline{RES}$ 信号で、\$20にイニシャライズされます。TRCSレジスタのビットは以下のように定められています。

トランスミット/レシープコントロールステ*ー*タスレジ スタ



#### Bat 0 WU ウェイクアップ

このビットはソフトウェアでセットされ、10個の連続した"1"データを受けたときハード的にクリアされます。ただし、このビットをセットする場合、REフラグはすでにセットされていなければなりません。

#### Bit 1 TE トランスミットイネーブル

このビットがセットされると、9個の連続した"1" データで構成されるプリアンブルを発生させ、引き続きポート2のビット4に送信部データを出力できるようになります。これは、このビットに対応するDDRのビットの値に無関係に行われます。

TBビットがクリアされているときには、シリアルI/Gは、ポート2のビット4に何ら影響を与えません。ただし、TEビットのセットは、転送レート/モードコントロールレジスタのセット後、少なくとも転送レートの1ビット期間後に行ってください。

Bit 2 TIE トランスミットインタラプトイネーブル このビットがセットされている場合, TDRE (ビット5)がセットされたときに内部割込み ( $\overline{IRQ_2}$ )が発 生するのを許可します。クリアされている場合, TDR 区の内部割込み ( $\overline{IRQ_2}$ ) 発生はマスクされます。




図22 シリアルI/①レジスタ

#### Bit 3 RE レシーブイネーブル

#### Bit 4 RIE レシーブインタラプトイネーブル

このビットがセットされているときは、ビット7(R.DRF)またはビット6(ORFE)がセットされると内部割込み( $\overline{IRQ_2}$ )が発生するのを許可します。クリアされているときには、割込み発生はマスクされます。

#### Bit 5 TDRE トランスミットデータレジスタエンプ ティ

トランスミットデータレジスタからアウトプットシフトレジスタへデータ転送が行われたとき, ハードウェア的にセットされます。このビットは, ステータスレジスタのリード後, トランスミットデータレジスタに次の新しいバイトデータを書込むとリセットされます。

TDREは、RESにより"1"に初期値設定されます。

#### Bit 6 ORFE オーバランフレーミングエラー

このビットはオーバランやフレーミングエラーが発生したとき(受信時のみ)ハード的にセットされます。

オーバランエラーはRDRFがセットされたままの状態で新しいバイトデータを、レシーブデータレジスタに転送しようとしたとき発生します。フレーミングエラーは、ビットカウンタとビットストリームのバイトの領目が同期しなかった場合に発生します。ただし、ウェイクアップフラグがセットされている場合(WU=1)には、このビットはセットされません。このビットは、ステータスレジスタリード後、レシーブデータレジスタをリードするとクリアされます。またRESによってもクリアされます。

#### Bit 7 RDRF レシーブデータレジスタフル

このビットは、レシーブシフトレジスタからレシーブ データレジスタへのデータ転送が行われると、ハード的 にセットされます。ただし、ウェイクアップフラグがセットされている場合(WU=1)には、このビットはセットされません。このビットはステータスレジスタを読出すとクリアされます。また、RESによってもクリアされます。

#### 転送レート/モードコントロールレジスタ

7	6	5	4	3	2	1	0	
×	×	Х	×	CC1	CC0	SS1	SS0	ADDR: \$0010

表5 SCIビット時間および転送レート

CONTRACTOR TO CONTRACTOR		XTAL	2.4576 MHz	4.0 MHz
SS1	: SSO	Е	614.4 kHz	1.0 MHz
0	0	E ÷ 16	26 μs/38,400 Baud	16 μs/62,500 Baud
0	1	E ÷ 128	208µs/4,800 Baud	128 μs/7812.5 Baud
1	0	E ÷ 1024	1.67ms/600 Baud	1.024ms/976.6 Baud
1	1	E ÷ 4096	6.67ms/150 Baud	4.096ms/244.1 Baud

表6 SCIフォーマットおよびクロックソースコントロール

CC1, CC0	Format	Clock Source	Port 2 Bit 2	Port 2 Bit 3	Port 2 Bit 4
00			_		_
01	NRZ	Internal	Not Used	* *	**
10	NRZ	Internal	Output*	* *	**
11	NRZ	External	Input	* *	**

- TRCSレジスタのビットREとTEの内容の如何にかかわらずクロック出力されます。
- TRCSのREビットが"1"ならばビット3はシリアル入力として使用されます。 TRCSのTEビットが"1"ならばビット4はシリアル出力として使用されます。

#### ●転送レート/モードコントロールレジスタ(RMCR) このレジスタは次のシリアルI/O部の変数をコント ロールします。

・ボーレート・データフォーマット

・クロック源 ・ポート2のビット2の機能

このレジスタは 4 ビットライト専用レジスタで、RES によりクリアされます。この 4 ビットは、2 ビットづつの 2 フィールド構成と考えることができます。すなわち下位の 2 ビットは、内部クロックのビットレートをコントロールし、上位 2 ビットはデータフォーマットとクロック源選択ロジックをコントロールします。

Bit0 SS0 Bit1 SS1

これらのビットは、内部クロックのときのボーレートを選択します。選択可能な4つのレートはMPUのφ2クロック周波数の関数となります。表5に利用できるボーレートを示します。

Bit2 CC0  $\}$  クロックコントロール/フォーマット選択

これらのビットは、データフォーマットとクロック源 選択ロジックをコントロールします。 表6にビットの定義を示します。

#### ●内部発生クロック

ユーザがシリアルI/O用に内部クロックを外部で使用する場合には次の点に留意してください。

- · RE, TEの値は関係しません。
- ・CC1, CC0は "10" にセットしなければなりません。
- ・利用できる最大クロックレートはE÷16となります。
- ・クロックはビットレートの1倍で、ビットの中間で立 ち上がります。

#### ●外部発生クロック

もしユーザがシリアルI/O用に外部クロックを供給する場合には、次の点に留意してください。

- ・RMCレジスタ中のCC1, CC0は "11" にセットしなければなりません。
- ・外部クロックは使用するボーレートの8倍にセットされなければなりません。
- ・最大外部クロック周波数は1.0MHzです。

#### ●シリアル動作

シリアル I / Oハードウェアは、動作させるのに先立

ち、HD68P01のソフトウェアにより、イニシャライズ しなければなりません。このシーケンスは通常以下のよ うになっています。

- ・RMCレジスタ中に希望する動作コントロールビットを書込みます。
- ・TRCSレジスタに希望する動作コントロールビット を書込みます。

ポート2のビット3, 4をシリアルI/O専用に使用する場合はTE, REビットはセットしたままの状態にしておいて結構です。

#### ● 送信動作

データ送信は、TRCSレジスタ中のTEビットのセットにより可能になります。このビットがセットされますと、シリアルトランスミットシフトレジスタの内容をポート2のビット4に出力します。ポート2ビット4は対応するDDR値に依存せず無条件に出力になります。

RESに続いてユーザは、RMCレジスタとTRCSレジスタの両方を希望動作条件にセットする必要があります。この手続き中にTEビットをセットすると10ビットの"1"よりなるプリアンブルを送信します。プリアンブル出力後内部同期が確立され、送信部分は動作可能状態となります。

この時点において次の2つの状態のどちらかが行われます。

- 1) もしも送信データレジスタが "空" (TDRE=1) ならば "1" の連続値が送出され、アイドル状態であることを示します。
- 2) もしデータがトランスミットデータレジスタに入っていれば (TDRE=0), データはアウトプットシフトレジスタに送られデータの送信が開始されます。

データ送信期間では、先ず "0" のスタートビットが 送出されます。次に8ビットデータ (ビット 0 から始ま ります。)とストップビットが送出されます。

トランスミットデータレジスタが空になると、ハード ウェアがTDREフラグビットをセットします。

もし、MCUが適正時間内にフラグに応答できなかった場合(TDREはパラレルデータレジスタからシリアルアウトプットレジスタへの次の正常なデータ転送が行われるときまではセットされたままになっています。)、スタートビットの"0"の代わりに"1"が送出されるまでは引き続き"1"状態が続けて出力されます。TDREが"1"になっている間は、"0"が送出されることはありません。

#### ● 受信動作

受信動作は、REビットのセットにより可能になります。これによりポート2のビット3はシリアル入力になります。受信部分の動作条件はTRCSレジスタとRMCレジスタの内容により決められます。レシーバのビット間隔は、内部同期のために8つの副間隔に分けられます。通常の非バイフェイズモードでは、受信ビットの流れは、最初に入ってくる"0"(スペース)により同期化されます。10ビットの期間は各ビットともほぼその真中でストローブされます。もし第16番目のビットが1(ストップビット)でなければ、フレーミングエラーと判定されORFEビットがセットされます。

もし第10番目のビットが1ならば、データはレシーブデータレジスタに転送され、割込みフラグRDRFがセットされます。もし次のデータの第10番目のビットが受信されてもなおRDRFがまだセットされたままならば、ORFEがセットされ、オーバランが発生したことを示します。

MCUがRDRFフラグまたはQRFEフラグに対する応答としてステータスレジスタの読出しの後、データレジスタの読出しを行うと、RDRFまたはQRFEはクリアされます。

#### ■ RAMコントロールレジスタ

\$0014番地に割付けられたこのレジスタは、スタンバイRAMの状態についての情報を与えます。RAMイネーブルビット(RAME)が"0"であると、スタシバイRAMをディスエーブルし、 $V_{CC}$ スタンバイの信号の項で説明したように、 $V_{CC}$  Standbyが  $V_{SBB}$  電室より高く保持されていれば、RAM 各を電源オフ時に保持します。

RAM コントロールレジスタ 7 6 5 4 3 2 1 0 \$0014 RAME X X X X X X

Bit 0 Not used.

Bit 1 Not used.

Bit 2 Not used

Bit 3 Not used.

Bit 4 Not used.

Bit 5 Not used.

#### Bit 6 RAME RAM イネーブル

ユーザは、このコントロールビットを使いスタンバイRAMをディスエーブルすることができます。MPUをリセットするとこのビットには、"1"がセットされ、スタンバイRAMをイネーブルにします。このビットは、デログラム制御により"1"または"0"を書込むことができます。

RAMがディスエーブルの状態(ロジック "0") では、 足AMアドレスは無効となり、MPUは、外部メモリか らデータをリードすることができます。

#### Bit 7 STBY PWR スタンバイパワービット

このビットはリード/ライト両用のビットで、スタンバイRAMのデータが有効であるかどうかを判断するフラグです。このビットがセットされていればスタンバイRAMのデータは有効です。 $V_{cc}$  Standby端子に印加されている電圧が $V_{SBB}$  (min) 以下になり、スタンバイRAMのデータが有効でなくなるとクリアされます。このビットはソフトウェアでのみセットされ、リセットには影響されません。

#### ■命令セット概要

HD68P01はHMCS6800の全命令セットを活用できるようにするため、HD6800のアップワードコンパチブルのオブジェクトコードを持っており、また主要命令の実行時間はスループットの向上を図るため改善されています。

さらに16ビットデータ操作命令とハードウェア乗算命令を含む新しい命令も付加されています。

この項では、以下のものについて説明します。

- ・MCUプログラミングモデル(図23参照)
- ・アドレッシングモード
- ・アキュムレータとメモリの操作命令(表7参照)
- 新命令系
- ・インデックスレジスタとスタックの操作命令(表8参照)
- ・ジャンプおよびブランチ命令(表9参照)
- ・コンディションコードレジスタ操作命令(表10参照)
- ・命令実行マシンサイクル数 (表11参照)
- ・命令のサイクルごとの動作概要(表12参照)
- ・未定義命令の動作概要
- ・オペコードマップ (表13参照)

#### ●MCUプログラミングモデル

HD68P01のプログラミングモデルを図23に示します。 ダブルアキュムレータ(D)は、構造的にはアキュムレータ BとアキュムレータAを結合したものなので、アキュム レータDを使う命令では、A、Bの内容はこわされます。




図23 MCUプログラミングモデル

●MCUアドレッシングモード

HD68P01は、7つのアドレッシングモードを持っています。アドレッシングモードは、命令タイプとコードの両方で決められます。命令ごとのアドレッシングモードについては、表11の中にマシンサイクル数で示した命令実行時間と共に示します。

クロック周波数が 4 MHzのときは、マシンサイクルが そのままマイクロ秒になります。

#### アキュムレータ (ACCX) アドレッシング

アキュムレータのみがアドレッシングされ、アキュムレータAまたはBのいずれかが指定されます。これらは 1バイト命令です。

#### イミディエイトアドレッシング

このアドレッシングではオペランドが命令の第2バイトに含まれますが、LDSとLDXは例外で第2、第3のバイトにオペランドが含まれます。実行の際イミディエイト命令をフェッチするとき、MPUはこの番地をアドレスします。これは、2または3バイト命令です。

#### ダイレクトアドレッシング

このアドレッシングでは、命令の第2バイトがオペランドを格納している番地を示します。これにより0~255番地の256バイト領域を直接アドレスすることができます。これらの領域にデータを格納すると実行時間の短縮が図られますので、システムを構成するときはこの領域をRAM構成とし、ユーザのデータ領域として使用することをお奨めします。これは2バイト命令です。

#### エクステンディッドアドレッシング

この命令では第2バイトがオペランドの格納されているアドレスの上位8ビットを示し、第3バイトが下位8ビットを示します。この番地はメモリ中の絶対番地を示します。これは、3バイト命令です。

#### インデックスドアドレッシング

このアドレッシングでは、命令の第2バイトの内容と、インデックスレジスタの下位8ビットが加算されます。さらにこのキャリは、インデックスレジスタの上位8ビットに加えられます。その結果がメモリをアドレスするために使用されます。この修飾されたアドレスは、テンポラリアドレスレジスタに保持されますので、インデックスレジスタの内容は変化しません。これは2バイト命令です。

#### インプライドアドレッシング

このアドレスモードでは、命令そのものがアドレスを 与えます。すなわち、スタックポインタ、インデックスレ ジスタなどをアドレスします。これは1バイト命令です。 リラティブアドレッシング

このアドレッシングでは、命令の第2バイトの内容と、プログラムカウンタの下位8ビットが加算されます。そのキャリまたはボローが上位8ビットに加算されます。そのためユーザは、現在実行中の命令の-126~+129バイトの範囲内でデータをアドレスすることができます。これは2バイト命令です。

表7 アキュムレータ、メモリ操作命令

							Add	dressi	ing l	Mod	les							0			on i		le
Operations	Mnemonic	IMI	ME	)	DIF	REC	T	IN	DE	X	EX.	TEN	D	IMF	LIE	D	Boolean/ Arithmetic Operation	5	4	3	2	1	0
		ОР	~	#	ОР	~	#	OP	~	#	OP	~	#	ОР	~	#	Artimotic Operation	н	ı	N	Z	v	C
Add	ADDA	8B	2	2	9B	3	2	AB	4	2	вв	4	3				A + M→ A	1	•	1	1	1	1
	ADDB	СВ	2	2	DB	3	2	EB	4	2	FB	4	3				B + M → B	1		1	t	1	1
Add Double	ADDD	СЗ	4	3	D3	5	2	E3	6	2	F3	6	3	-			A : B + M : M + 1 → A : B	ô	•	\$	‡	1	1
Add Accumulators	ABA		_											1B	2	1	A + B → A	1		1	1	1	1
Add With Carry	ADCA	89	2	2	99	3	2	Α9	4	2	B9	4	3				$A + M + C \rightarrow A$	1	•	\$	1	1	1
	ADCB	C9	2	2	D9	3	2	E9	4	2	F9	4	3				$B + M + C \rightarrow B$	\$	40	\$	\$	\$	‡
AND	ANDA	84	2	2	94	3	2	Α4	4	2	B4	4	3				A·M → A	•	•	‡	#	R	
	ANDB	C4	2	2	D4	3	2	E4	4	2	F4	4	3				B•M → B	•	•	\$	\$	A	3
Bit Test	BITA	85	2	2	95	3	2	A5	4	2	В5	4	3				A·M	•	•	\$	‡	R	•
	BIT B	C5	2	2	D5	3	2	E5	4	2	F5	4	3				B•M	•	•	\$	1	R	
Clear	CLR		Ė	-				6F	6	2	7F	6	3			T	00 → M	•	•	R,	s	R	P
	CLRA	<b>†</b>	1	_			+	-				T		4F	2	1	00 → A	•	•	R	S	R	R
	CLRB						<b>†</b>			<u> </u>				5F	2	1	00 → B	•	•	R	s	R	R
Compare	CMPA	81	2	2	91	3	2	A1	4	2	В1	4	3			Ť	A - M	•	•	1	1	1	1
	СМРВ	C1	2	2	D1	3	2	E1	4	2	F1	4	3		T		B - M	B	•	\$	1	1	1
Compare Accumulators	CEA		-	-										11	2	1	A – B	•	•	‡	‡	‡	‡
Complement, 1's	сом							63	6	2	73	6	3				$\widetilde{M} \to M$	•		1	1	R	S
	COMA	T-				-	+	-	-	-		+	-	43	2	1	$\overline{A} \rightarrow A$	•	•	1	#	Ř	S
	СОМВ		T				T		1					53	2	1	$\overline{B} \to B$	•	•	1	1	R	S
Complement, 2's	NEG	_	T					60	6	2	70	6	3				00 - M → M	•	•	\$	1	1	2
(Negate)	NEGA		<u> </u>				1		-	-	1		T .	40	2	1	00 - A → A	•		1	1	1	2
(	NEGB						+	<b>†</b>			1			50	2	1	00 - B → B		•	1	1	1	2
Decimal Adjust, A	DAA						T							19	2.	1	Converts binary add of BCD characters into BCD format	•		\$	t	1	3
Decrement	DEC	1				Г	†	6A	6	2	7A	6	3				M − 1 → IVI	•	•	1	1	4	•
	DECA		$\vdash$	_		-	_							4A	2	1	$A-1 \rightarrow A$		10	\$	‡	4	
	DECB									1	1	1	_	5A.	2	1	B - 1 → B		•	Ţ	1	4	)
Exclusive OR	EORA	88	2	2	98	3	2	A8	4	2	B8	4	3	T	$\vdash$	$\vdash$	$A \oplus M \rightarrow A$	•	•	1	1	R	
	EORB	C8	2	2	D8	3	2	E8	4	2	F8	4	3		+	+	B ⊕ M→ B	•	•	<b>‡</b>	1	F	+
Increment	INC	100	<u> </u>	-	-	-	-	60	6	2	7C	6	3		-	+	M + 1 → M		9	1	1 \$	6	-
merement	INCA	+	-	$\vdash$		-	+-	-	-	-	-	-	-	4C	2	1	A + 1 → A	1.	0	1		-	-
	INCB	+	+			-	+-		+		-	+	-	5C	2	1	B + 1 → B	•		1	1	(5	+
Load	LDAA	86	2	2	96	3	2	A6	4	2	86	4	3	-	-	÷	$M \rightarrow A$		•	1	-	B	-+
Accumulator	LDAB	C6	2	2	D6	3	2	E6	4	2	F6	4	3		+	+	M → B			1	1	IR.	-
Load Double Accumulator	LDD	СС	3	3	DC	4	2	EC	5	2	FC	5	3			-	M + 1 → B, M → A	•	•	\$	\$	R	+
Multiply Unsigned	MUL	-	-	-	T	-	+		+	T		t	+	3D	10	î	A×B → A:B	•	•	•	9		10
OR, Inclusive	ORAA	8A	2	2	9A	3	2	АА	4	2	BA.	4	3			-	$A + M \rightarrow A$		•	1	-	R	4
C.1, moldaive	ORAB	CA	-	-	DA	-	+	EA	+	-	FA	1	3		+	+	B + M → B			I	+	- I man	-
Push Data	PSHA	+	-	-	5.1	-	+		ļ.	F	1.70	+	-	.36	3	. 1	A → Msp. SP - 1 → SP		•			-	+
. Jan Data	PSHB	1	1	+		-	1	-	1	+-			-	37	3	+	$B \rightarrow Msp, SP - 1 \rightarrow SP$	10		•	-	+	1
Pull Data	PULA	+	+	+	+-	-	+	<del>                                     </del>	+	+	+	+	$\vdash$	32	4	1	SP + 1 → SP, Wsp → A	9	9		<del>-</del>	+-	+
i un Data	PULB	+	+	$\vdash$	T-	-	+	-	-	-		-	+	33	4	1	SP + 1 → SP, Msp → B	•				6	+
Potate Left		+	+		-			69	E	2	781	6	3	33	1	†	5. 1 See / 637810 - 13	•	•	1	-	+	) [ ]
Rotate Left	ROL	+-	$\vdash$	$\vdash$	-		+	03	G	45	1 21	1	1	4,9	2	1	M A 4 4 4 1 1 1 1 4	•	•	-	11	-	-
	ROLA	-	$\vdash$	-	-	-	+	-	+-	-	-	+-	-	59	1	1	A C b7 bu	-		t	1	-	1
Patata Pinht	ROLB	+	+	-		-	-	66	6	2	76	6	3	99	1-	-		-	-	1		6	4
Rotate Right	ROR	+	+	+		-	+	66	0	2	76	0	3	46	2	1	A C 67 60		166	-	1	-	0 1
	RORA	1	1	1	1	1		1	1	1	7	1	1	-4.D	12	10	B C 67 b0	1	1	1,	L	10	'⊥'

(注)コンディションコードレジスタの説明は表10で後述します。



0							Ad	dress	ing	Mod	des							(			on giste	Cog	e
Operations	Mnemonic	IM	ME	D.	DIF	REC	T	IN	DE	X	EX.	TEN	4D	IMI	PLI	ED	Boolean/ Arithmetic Operation	5	4	3	5	1	0
		OP	~	#	OP	~	#	OP	~	#	OP	~	#	OP	~	#		Н	1	N	z	V	C
Shift Left	ASL						T	68	6	2	78	6	3		T	T	My		0	1	1	6	1
Arithmetic	ASLA									1-		1		48	2	1	A			\$	2	(6)	1
	ASLB						T			T	T		1	58	2	1	B C 67 60			1	1	6	1
Double Shift Left, Arithmetic	ASLD													05	3	1	AGC A/ ACC B 0			<b>‡</b>	ŧ	6	1
Shift Right	ASR						T	67	6	2	77	6	3		T		M	0		1	1	(6)	t
Arithmetic	ASRA											1	1	47	2	1	A DITTING		0	1	1	6	t
	ASRB						1				-			57	2	1	B) 67 60 C		0	1	1	6	1
Shift Right	LSR							64	6	2	74	6	3				M:			R	1	(6)	1
Logical	LSRA												1	44	2	1	A 9 -	0		R	1	6	1
	LSRB											<u> </u>	T	54	2	1	₿ 67 60 C			-	1	6	t
Double Shift Right Logical	LSRD													04	3	1	0 ACC A/ ACC B			R	\$	6	‡
Store	STAA				97	3	2	A7	4	2	B7	4	3		T		A → M		.0	1	t	R	0
Accumulator	STAB	·			D7	3	2	E7	4	2	F7	4	3				B → M		(8)	‡	t	R	0
Store Double Accumulator	STD				סם	4	2	ED	5	2	۴D	5	3				A → M B → M + 1	•	(8)	‡	t	R	6
Subtract	SUBA	80	2	2	90	3	2	.AO	4	2	В0	4	3				$A - M \rightarrow A$	•	6	‡	\$	<b>‡</b>	<b>‡</b>
	SUBB	CQ	2	2	DO	3	2	EO	4	2	FO	4	3				B - M → B	•	•	‡	‡	\$	£
Double Subtract	SUBD	83	4	3	93	5	2	A3	6	2	В3	6	3				A:B-M:M+1→A:B	•	•	ŧ	‡	\$	ţ
Subtract Accumulators	SBA													10	2	î	A - B → A	ę	з	2	ŧ	‡	#
Subtract	SBCA	82	2	2	92	3	2	A2	4	2	B2	4	3				$A - M - C \rightarrow A$	•	•	\$	1	1	\$
With Carry	SBCB	C2	2	2	D2	3	2	E2	4	2	F2	4	3				B - M - C → B			‡	‡	1	\$
Transfer	TAB					-								16	2	1	A→B			‡	\$	Fi	0
Accumulators	TBA											-		17	2	1	B → A		40	‡	‡	F	· P
Test Zero or	TS7							6D	6	2	70	6	3				M - 00			\$	‡	R	R
Miraus	TST.A													40	2	1	A - 00		0	1	‡	R	R
	TSTB			-										50	2	1	3 - 00	0	.59	#	1	Я	R

表7 アキュムレータ、メモリ操作命令

(注) コンディションコードレジスタの説明は表10で後述します。

#### ●追加命令

**従来のHMCS6800命令セットに加えて、HD68P01** は、次の新命令を持っています。

#### $A B X \cdots I X \leftarrow I X + A C C B$

アキュムレータBの8ビットの符号なしデータを16 ビットのインデックスレジスタにキャリを考慮して加 算し、インデックスレジスタに結果を格納します。

**ADDD** D ······ **ACCD (ACCD)** + (**M**: **M**+1) 倍精度アキュムレータ **D** \* にメモリ番地M: **M**+1の 倍精度データを加算し、結果をACCDに格納します。

\* A C C D は、アキュムレータA、B を結合させて作られた 16ピットレジスタ (A:B) です。アキュムレータA は最 上位バイトです。

ASLD-----ACC Dすべてのビットを左へ1 ビットシフトします。

ビットのには"0"が入ります。C ビット (キャリ)にはACCDの最上位ビットにあった内容が入ります。

 $LDD - ACCD \leftarrow (M:M+1)$ 

M:M+1に참納されている倍精度データを倍精度ア キュムレータDに铬納します。

コンディションコードはデータ内容によって決まります。

LSRD……ACCDの全ピットを右へ1 ビットシフト します。

ビット15には、"O" が入ります。C ビット (キャリ) には、ACCDの最予量ビットの内容が入ります。

MUL....ACCD ACCA × ACCB

ACCAとACCBの8ビットデータを乗算し、符号な し16ビットの結果をA:Bに格納します。

ACCAには、結果の上位バイトを絡納します。

 $PSHX \longrightarrow (IXL), SP \leftarrow (SP) - 1$   $\downarrow (IXH), SP \leftarrow (SP) - 1$ 

インデックスレジスタの内容は、スタックポインタの 示すアドレスのスタックに退難され、スタックポインタ は-2されます。  $PULX \cdots SP \leftarrow (SP) + 1 : \uparrow (IXH)$ 

 $SP \leftarrow (SP) + 1 : \uparrow (IXL)$ 

スタックポインタ+1番地のスタックからインデックスレジスタに引き出され、スタックポインタは+2されます。

 $S T D \cdots M : M + 1 \leftarrow (A C C D)$ 

ACCDの内容をメモリに格納します。

ACCDの内容は変化しません。

 $SUBD \cdots ACCD \leftarrow (ACCD) - (M:M+1)$ 

ACCDの内容から、メモリ中の倍長データを減算し、

結果をACCDに格納します。

**BRN**……ブランチしません。この命令は実行に3サイクル要する2バイトNOP命令と等価です。

表8 インデックスレジスタ、スタック操作命令

							Add	dress	ing	Mod	des		o de norte de con	aurin Myddiodd S	generalization and		Boolean/	(		ditio			е
Pointer Operations	Mnemonic	IM	ME	D	DII	REC	т	IN	DE)	X	EX.	TNE	)	IMP	LIE	D	Arithmetic Operation	5	4	3	2	1	0
		OP	~	#	OP	~	#	QР	~	#	OP	~	#	OP	~	#		Н	1	N	Z	٧	С
Compare Index Reg	CPX	8C	4	3	9C	5	2	AC	6	2	вс	6	3				X-M:M+1	•	0	1	\$	‡	\$
Decrement Index Reg	DEX													09	3	1	$X - 1 \rightarrow X$				\$	0	0
Decrement Stack Pntr	DES													34	3	1	SP - 1 → SP		0			•	
Increment Index Reg	INX													80	3	1	X + 1 → X	•	•	6	\$	•	•
Increment Stack Pntr	INS													31	3	1	SP + 1 → SP						0
Load Index Reg	LDX	CE	3	3	DE	4	2	EE	5	2	FE	5	3				$M \rightarrow X_H$ , $(M+1) \rightarrow X_L$	•		7	‡	R	
Load Stack Pntr	LDS	8E	3	3	9E	4	2	AE	5	2	BE	5	3				$M \rightarrow SP_H$ , $(M+1) \rightarrow SP_L$		•	7	‡	R	•
Store Index Reg	STX				DF	4	2	EF	5	2	FF	5	3				$X_H \rightarrow M, X_L \rightarrow (M+1)$		8	7	\$	R	0
Store Stack Pntr	STS				9F	4.	2	AF	5	2	BF	5	3				$SP_H \rightarrow M, SP_L \rightarrow (M+1)$			7	‡	R	
Index Reg → Stack Pntr	TXS													35	3	1	X - 1 → SP					•	0
Stack Pntr → Index Reg	TSX													30	3	1	SP + 1 → X	0		•	61		•
Add	ABX													ЗА	3	1	$B + X \rightarrow X$		•		0	•	
Push Data	PSHX													3C	4	1	$X_L \rightarrow M_{sp}$ , $SP - 1 \rightarrow SP$		0		0		•
											1						$X_H \rightarrow M_{sp}$ , SP - 1 $\rightarrow$ SP						
Pull Data	PULX													38	5	1	$SP + 1 \rightarrow SP, M_{sp} \rightarrow X_{H}$	0	0		0	0	
																	SP + 1 → SP, M <sub>sp</sub> → X <sub>L</sub>						

<sup>(</sup>注) コンディションコードレジスタについての詳細は表10に後述します。

表 9 ジャンプ/ブランチ命令

							Ac	ldres	sing	Мо	des							Condition Code Register							
Operations	Mnemonic	REL	AT	IVE	VE DIF		т	IN	DE.	X	EX.	TNE	)	IMF	PLIE	ED.	Branch Test	5	4	3	2	1	0		
		OP	~	#	OP	~	#	OP	~	#	OP	~	#	OP	~	#		Н	1	N	Z	٧	С		
Branch Always	BRA	20	3	2													None		•	•	•	•	•		
Branch Never	BRN	21	3	2													None	•	•	•	•	•	•		
Branch If Carry Clear	BCC	24	3	2													C = 0	49	•	0	•	•	•		
Branch If Carry Set	BCS	25	3	2													C = 1	•	•	•	•	•	•		
Branch If = Zero	BEQ	27	3	2													Z = 1	•	•	•	•	•	•		
Branch If ≥ Zero	BGE	2C	3	2													N + V = 0	•	•	•	•	•	•		
Branch If > Zero	BGT	2E	3	2													Z + (N + V) = 0	•	•	•	•	•	•		
Branch If Higher	вні	22	3	2													C + Z = 0	•	•	•	•	•	•		
Branch If ≤ Zero	BLE	2F	3	2													Z + (N + V) = 1	•	•	•	•	•	•		
Branch If Lower Or Same	BLS	23	3	2													C + Z = 1	•	•	•	•	•	•		
Branch If < Zero	BLT	2D	3	2													N + V = 1	•	•	•	•	•	•		
Branch If Minus	BMI	2B	3	2													N = 1	•	•	•	•	•	•		
Branch If Not Equal Zero	BNE	26	3	2													Z = 0	•	•	•	•	•	•		
Branch If Overflow Clear	BVC	28	3	2													V = 0	•	•	•	•	•	•		
Branch If Overflow Set	BVS	29	3	2													V = 1	•	•	•	•	•	•		
Branch If Plus	BPL.	2A	3	2													N = 0	•	•	•	•	•	•		
Branch To Subroutine	BSR	8D	6	2														•	•	•	•	•	•		
Jump	JMP						İ	6E	3	2	7E	3	3				See Special Operations	•	•	•	•	•	•		
Jump To Subroutine	JSR				9D	5	2	AD	6	2	ВD	6	3				]	•	•	•	•	•	•		
No Operation	NOP													01	2	1	Advances Prog. Cntr. Only	•	•	•	•	•	•		
Return From Interrupt	RTI													3В	10	1	)	1		- (	8		_		
Return From Subroutine	RTS													39	5	1	See Special Operations		•	•	•	•	•		
Software Interrupt	SWI													3F	12	1		•	s	•	•	•	•		
Wait for Interrupt	WAI													3E	9	1	1	•	9	•		•	•		

表10 コンディションコードレジスタ操作命令

		Addre	ssingN	/lodes		C	ondit	ion C	ode l	Regist	ter
Operations	Mnemonic	IM	PLIE	D	Boolean Operation	5	4	3	2	1	0
		OP	OP ~ #			Н	1	N	Z	V	С
Clear Carry	CLC	0C	2	1	0 → C	•	•	•	•	•	R
Clear Interrupt Mask	CLI	0E	2	1	0 → 1	•	R	•	•	•	•
Clear Overflow	CLV	0A	2	1	0 → V	•	•	•	•	R	•
Set Carry	SEC	0D	2	1	1 → C	•	•	•	•	•	S
Set Interrupt Mask	SEI	0F	2	1	1 →	•	S	•	•	•	•
Set Overflow	SEV	QB	2	1	1 → V	•	•	•	•	S	•
Accumulator A → CCR	TAP	06	2	1	A→ CCR			_ (	0 —		
CCR → Accumulator A	TPA	07	2	1	CCR → A	•	•	•	•	•	•

(注) コンディションコードレジスタ(テスト結果が真であるとき

・ コンプイションコートレンスタ(アスト編ポが良くめるとさ セットされ、そうでなければクリアされます。) ① (Bit V) テスト:結果=100000000? ② (Bit C) テスト:結果+00000000? ③ (Bit C) テスト:上位バイトのBCDキャラクタが10以上か? (事前にセットされていればクリアされません。)

④ (Bit V) テスト: 実行前のオペランド=10000000?⑤ (Bit V) テスト: 実行前のオペランド=01111111?

⑥ (Bit V) テスト:命令実行後 N⊕C=1でセット

⑦ (Bit N) テスト:結果が0より小さいか?

(ビット15=1)

(8) (All) スタックからコンディションコードレジスタ

ヘロードします。

⑨ (Bit I) 割込み発生時にセット,あらかじめセットされている 場合この待ち状態から抜けるには,ノンマスカブル割

込みが必要です。 ⑩ (全ビット) アキュムレータAの内容にしたがってセットされます。 ⑪ (Bit C) 乗算の結果ACCBのビット7=1か?

表11 命令実行マシンサイクル数

	ACCX	Imme- diate	Direct	Ex- tended	In- dexed	lm- plied	Re- lative		ACCX	Imme- diate	Direct	Ex- tended	In- dexed	lm- plied	Re- lative
ABA	•	•	•	•	•	2	•	INX	•	•	•	•	•	3	•
ABX	•	•	•	•	•	3	•	JMP	•	•	•	3	3	•	•
ADC	•	2	3	4	4	•	•	JSR	•	•	5	6	6	•	•
ADD	•	2	3	4	4	•	•	LDA	•	2	3	4	4	•	•
ADDD	•	4	5	6	6	•	dB.	LDD	•	3	4	5	5	•	•
AND	•	2	3	4	4	•	•	LDS	•	3	4	5	5	•	•
ASL	2	•	•	6	6	•	•	LDX	•	3	4	5	5	•	•
ASLD	•	•	•	•	•	3	•	LSR	2	•	•	6	6	•	•
ASR	2	•	•	6	6	•	•	LSRD	•	•	•	•	•	3	•
BCC	•	•	•	•	•	•	3	MUL	•	•	•	•	•	10	•
BCS	•	•	•	•	•	•	3	NEG	2	•	•	6	6	•	•
BEQ	•	•	•	•	•	•	3	NOP	•	•	•	•	•	2	•
BGE	•	•	•	•	•	•	3	ORA	•	2	3	4	4	•	•
BGT	•	•	•	•	•	•	3	PSH	3	•	•	•	•	•	•
вні	•	•	•	•	•	•	3	PSHX	•	•	•	•	•	4	•
BIT	•	2	3	4	4	•		PUL	4	•	•	•	•	•	•
BLE	•	•	•	•	•	•	3	PULX	•	•	•	•	•	5	•
BLS	•	•	•	•	•	•	3	ROL	2	•	•	6	6	•	•
BLT	•	•	•	•	•	•	3	ROR	2	•	•	6	6	•	•
BMI	•	•	•	•	•	•	3	RTI	•	•	•	•	•	10	•
BNE	•	•	•	•	•	•	3	RTS	•	•	•	•	•	5	•
BPL	•	•	•	•	•	•	3	SBA	•	•	•	•	•	2	•
BRA	•	•	•	•	•	•	3	SBC	•	2	3	4	4	•	•
BRN	•	•	•	•	•	•	3	SEC	•	•	•	•	•	2	•
BSR	•	•	•	•	•	•	6	SEI	•	•	•	•	•	2	•
BVC	•	•	•	•	•	•	3	SEV	•	•	•	•	•	2	•
BVS	•	•	•	•	•	•	3	STA	•	•	3	4	4	•	•
CBA	•	•	•	•	•	2	•	STD	•	•	4	5	5	•	•
CLC	•	•	•	•	•	2	•	STS	•	•	4	5	5	•	•
CLI	•	•	•	•	•	2	•	STX	•	•	4	5	5	•	•
CLR	2	•	•	6	6	•	•	SUB	•	2	3	4	4	•	•
CLV	•	•	•	•	•	2	•	SUBD	•	4	5	6	6	•	•
CMP	•	2	3	4	4	•	•	SWI	•	•		•	•	12	•
COM	2	•	•	6	6	•	•	TAB	•	•	•	•	•	2	•
CPX	•	4	5	6	6	•	•	TAP	•	•	•	•	•	2	•
DAA	•	•	•	•	•	2	•	TBA	•	•	•	•	•	2	•
DEC	2	•	•	6	6	•	•	TPA	•	•	•	•	•	2	•
DES	•	•	•	•	•	3	•	TST	2	•	•	6	6	•	•
DEX	•	•	•	•	•	3	•	TSX	•	•	•	•	•	3	•
EOR	•	2	3	4	4	•	•	TXS	•	•	•	•	•	3	•
INC	2	•	•	6	6	•	•	WAI	•	•	•	•	•	9	•
INS	•	•	•	•	•	3	•								

#### ●各サイクルの動作概要

表12は、命令ごと、サイクルごとのアドレスバス、データバス、リード/ライト信号( $R/\overline{W}$ )の動きの詳細をまとめたものです。この情報は、制御プログラムが正常に実行されているかどうかをデバックするときに、ソフ

ト,ハード両面から期待値と実測データを比較するのに 役立ちます。アドレッシングモードと命令当たりのサイ クル数により、分類してあります(一般には、同一アド レッシングモードで同一サイクル数の命令は同じ要領で 実行されます。例外は表の中に示します)。

表12 命令の各サイクルごとの動作

Address Mode & Instructions	Cycles	Cycle #	Address Bus	R/W Line	Data Bus
IMMEDIATE					
ADC EOR ADD LDA AND ORA BIT SBC CMP SUB	2	1 2	Op Code Address Op Code Address + 1	1 1	Op Code Operand Data
LDS LDX LDD	3	1 2 3	Op Code Address Op Code Address + 1 Op Code Address + 2	1 1 1	Op Code Operand Data (High Order Byte) Operand Data (Low Order Byte)
CPX SUBD ADDD	4	1 2 3 4	Op Code Address Op Code Address + 1 Op Code Address + 2 Address Bus FFFF	1 1 1 1	Op Code Operand Data (High Order Byte) Operand Data (Low Order Byte) Low Byte of Restart Vector
ADC EOR ADD LDA AND ORA BIT SBC CMP SUB	3	1 2 3	Op Code Address Op Code Address + 1 Address of Operand	1 1 1	Op Code Address of Operand Operand Data
STA	3	1 2 3	Op Code Address Op Code Address + 1 Destination Address	1 1 0	Op Code Destination Address Data from Accumulator
LDS LDX LDD	4	1 2 3 4	Op Code Address Op Code Address + 1 Address of Operand Operand Address + 1	1 1 1 1	Op Code Address of Operand Operand Data (High Order Byte) Operand Data (Low Order Byte)
STS STX STD	4	1 2 3 4	Op Code Address Op Code Address + 1 Address of Operand Address of Operand + 1	1 1 0	Op Code Address of Operand Register Data (High Order Byte) Register Data (Low Order Byte)
CPX SUBD ADDD	5	1 2 3 4 5	Op Code Address Op Code Address + 1 Operand Address Operand Address + 1 Address Bus FFFF	1 1 1 1	Op Code Address of Operand Operand Data (High Order Byte) Operand Data (Low Order Byte) Low Byte of Restart Vector
JSR	5	1 2 3 4 5	Op Code Address Op Code Address + 1 Subroutine Address Stack Pointer Stack Pointer + 1	1 1 1 0	Op Code Irrelevant Data First Subroutine Op Code Return Address (Low Order Byte) Return Address (High Order Byte)



表12 命令の各サイクルごとの動作

Address Mode & Instructions	Cycles	Cycle #	Address Bus	R/W Line	Data Bus
NDEXED					
JMP	3	1 2 3	Op Code Address Op Code Address + 1 Address Bus FFFF	1 1	Op Code Offset Low Byte of Restart Vector
ADC EOR ADD LDA AND ORA BIT SBC CMP SUB	4	1 2 3 4	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register Plus Offset	1 1 1	Op Code Offset Low Byte of Restart Vector Operand Data
STA	4	1 2 3 4	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register Plus Offset	1 1 1 0	Op Code Offset Low Byte of Restart Vector Operand Data
LDS LDX LDD	5	1 2 3 4 5	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register Plus Offset Index Register Plus Offset + 1	1 1 1 1	Op Code Offset Low Byte of Restart Vector Operand Data (High Order Byte) Operand Data (Low Order Byte)
STS STX STD	5	1 2 3 4 5	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register Plus Offset Index Register Plus Offset + 1	1 1 1 0	Op Code Offset Low Byte of Restart Vector Operand Data (High Order Byte) Operand Data (Low Order Byte)
ASL LSR ASR NEG CLR ROL COM ROR DEC TST* INC	6	1 2 3 4 5 6	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register Plus Offset Address Bus FFFF Index Register Plus Offset	1 1 1 1 1 0	Op Code Offset Low Byte of Restart Vector Current Operand Data Low Byte of Restart Vector New Operand Data
CPX SUBD ADDD	6	1 2 3 4 5 6	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register + Offset Index Register + Offset + 1 Address Bus FFFF	1 1 1 1 1 1 1 1 1	Op Code Offset Low Byte of Restart Vector Operand Data (High Order Byte) Operand Data (Low Order Byte) Low Byte of Restart Vector
JSR	6	1 2 3 4 5	Op Code Address Op Code Address + 1 Address Bus FFFF Index Register + Offset Stack Pointer Stack Pointer - 1	1 1 1 0 0	Op Code Offset Low Byte of Restart Vector First Subroutine Op Code Return Address (Low Order Byte) Return Address (High Order Byte)

<sup>\*</sup>TST 命令のみ,6 サイクル目は次のようになります。AB=FFFF, $R/\overline{W}=1$ ,DB=Low Byte of Restart Vector.



表12 命令の各サイクルごとの動作

Address Mode & Instructions	Cycles	Cycle #	Address Bus	R/W Line	Data Bus
EXTENDED					
JMP	3	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Jump Address (High Order Byte)
		3	Op Code Address + 2	1	Jump Address (Low Order Byte)
ADC EOR	4	1	Op Code Address	1	Op Code
ADD LDA		2	Op Code Address + 1	1	Address of Operand
AND ORA		3	Op Code Address + 2	1	Address of Operand (Low Order Byte)
BIT SBC CMP SUB		4	Address of Operand	1	Operand Data
STA	4	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Destination Address (High Order Byte)
		3	Op Code Address + 2	1	Destination Address (Low Order Byte)
		4	Operand Destination Address	0	Data from Accumulator
LDS	5	1	Op Code Address	1	Op Code
LDX		2	Op Code Address + 1	1	Address of Operand (High Order Byte)
LDD		3	Op Code Address + 2	1	Address of Operand (Low Order Byte)
		4	Address of Operand	1	Operand Data (High Order Byte)
		5	Address of Operand + 1	1	Operand Data (Low Order Byte)
STS	5	1	Op Code Address	1	Op Code
STX		2	Op Code Address + 1	1	Address of Operand (High Order Byte)
STD		3	Op Code Address + 2	1	Address of Operand (Low Order Byte)
		4	Address of Operand	0	Operand Data (High Order Byte)
		5	Address of Operand + 1	0	Operand Data (Low Order Byte)
ASL LSR	6	1	Op Code Address	1	Op Code
ASR NEG		2	Op Code Address + 1	1	Address of Operand (High Order Byte)
CLR ROL		3	Op Code Address + 2	1	Address of Operand (Low Order Byte)
COM ROR		4	Address of Operand	1	Current Operand Data
DEC TST*		5	Address Bus FFFF	1	Low Byte of Restart Vector
INC		6	Address of Operand	0	New Operand Data
CPX	6	1	Op Code Address	1	Op Code
SUBD		2	Op Code Address + 1	1	Operand Address (High Order Byte)
ADDD		3	Op Code Address + 2	1	Operand Address (Low Order Byte)
		4	Operand Address	1	Operand Data (High Order Byte)
		5	Operand Address + 1	1	Operand Data (Low Order Byte)
		6	Address Bus FFFF	1	Low Byte of Restart Vector
JSR	6	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Address of Subroutine (High Order Byte
		3	Op Code Address + 2	1	Address of Subroutine (Low Order Byte
		4	Subroutine Starting Address	1	Op Code of Next Instruction
		5	Stack Pointer	0	Return Address (Low Order Byte)
		6	Stack Pointer - 1	0	Address of Operand (High Order Byte)

<sup>\*</sup>TST命令のみ、6サイクル目は次のようになります。AB=FFFF、 $R/\overline{W}=1$ 、DB=Low Byte of Restart Vector.



#### 表12 命令の各サイクルごとの動作

Address Mode & Instructions	Cycles	Cycle #	Address Bus	R/W Line	Data Bus
MPLIED					
ABA DAA SEC ASL DEC SEI ASR INC SEV CBA LSR TAB CLC NEG TAP CLI NOP TBA CLR ROL TPA CLV ROR TST COM SBA	2	1 2	Op Code Address Op Code Address + 1	1 1	Op Code Op Code of Next Instruction
ABX	3	1 2 3	Op Code Address Op Code Address + 1 Address Bus FFFF	1 1 1	Op Code Irrelevant Data Low Byte of Restart Vector
ASLD LSRD	3	1 2 3	Op Code Address Op Code Address + 1 Address Bus FFFF	1 1 1	Op Code Irrelevant Data Low Byte of Restart Vector
DES INS	3	1 2 3	Op Code Address Op Code Address + 1 Previous Register Contents	1 1 1	Op Code Op Code of Next Instruction Irrelevant Data
INX DEX	3	1 2 3	Op Code Address Op Code Address + 1 Address Bus FFFF	1 1 1	Op Code Op Code of Next Instruction Low Byte of Restart Vector
PSHA PSHB	3	1 2 3	Op Code Address Op Code Address + 1 Stack Pointer	1 1 0	Op Code Op Code of Next Instruction Accumulator Data
TSX	3	1 2 3	Op Code Address Op Code Address + 1 Stack Pointer	1 1 1	Op Code Op Code of Next Instruction Irrelevant Data
TXS	3	1 2 3	Op Code Address Op Code Address + 1 Address Bus FFFF	1 1 1	Op Code Op Code of Next Instruction Low Byte of Restart Vector
PULA PULB	4	1 2 3 4	Op Code Address Op Code Address + 1 Stack Pointer Stack Pointer + 1	1 1 1 1	Op Code Op Code of Next Instruction Irrelevant Data Operand Data from Stack
PSHX	4	1 2 3 4	Op Code Address Op Code Address + 1 Stack Pointer Stack Pointer - 1	1 1 0 0	Op Code Irrelevant Data Index Register (Low Order Byte) Index Register (High Order Byte)
PULX	5	1 2 3 4 5	Op Code Address Op Code Address + 1 Stack Pointer Stack Pointer + 1 Stack Pointer +2	1 1 1 1	Op Code Irrelevant Data Irrelevant Data Index Register (High Order Byte) Index Register (Low Order Byte)
RTS	5	1 2 3 4	Op Code Address Op Code Address + 1 Stack Pointer Stack Pointer + 1 Stack Pointer + 2	1 1 1 1	Op Code Irrelevant Data Irrelevant Data Address of Next Instruction (High Order Byte) Address of Next Instruction (Low Order Byte)
WAI.	9	1 2 3 4	Op Code Address Op Code Address + 1 Stack Pointer Stack Pointer - 1	1 1 0 0	Op Code Op Code of Next Instruction Return Address (Low Order Byte) Return Address (High Order Byte)

<sup>\*</sup>WAI命令によりWait中は次のようになります。AB=Stack Pointer-7, R/W=1, DB=Irrelevant Data.



表12 命令の各サイクルごとの動作

Address Mode & Instructions	Cycles	Cycle #	Address Bus	R/W Line	Data Bus
WAI		5	Stack Pointer - 2	0	Index Register (Low Order Byte)
		6	Stack Pointer - 3	0	Index Register (High Order Byte)
		7	Stack Pointer - 4	0	Contents of Accumulator A
		8	Stack Pointer - 5	0	Contents of Accumulator B
		9	Stack Pointer - 6	0	Contents of Cond. Code Register
MUL	10	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Irrelevant Data
		3	Address Bus FFFF	1	Low Byte of Restart Vector
		4	Address Bus FFFF	1	Low Byte of Restart Vector
	}	5	Address Bus FFFF	1	Low Byte of Restart Vector
		6	Address Bus FFFF	1	Low Byte of Restart Vector
		7	Address Bus FFFF	1	Low Byte of Restart Vector
		8	Address Bus FFFF	1	Low Byte of Restart Vector
		9	Address Bus FFFF	1	Low Byte of Restart Vector
		10	Address Bus FFFF	1	Low Byte of Restart Vector
RTI	10	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Irrelevant Data
		3	Stack Pointer	1	Irrelevant Data
		4	Stack Pointer + 1	1	Contents of Cond. Code Reg. from Stack
		5	Stack Pointer + 2	1	Contents of Accumulator B from Stack
		6	Stack Pointer + 3	1	Contents of Accumulator A from Stack
		7	Stack Pointer + 4	1	Index Register from Stack (High Order Byte)
		8	Stack Pointer + 5	1	Index Register from Stack (Low Order Byte)
		9	Stack Pointer + 6	1	Next Instruction Address from Stack (High Order Byte)
		10	Stack Pointer + 7	1	Next Instruction Address from Stack (Low Order Byte)
SWI	12	1	Op Code Address	1	Op Code
		2	Op Code Address + 1	1	Irrelevant Data
		3	Stack Pointer	0	Return Address (Low Order Byte
		4	Stack Pointer – 1	0	Return Address (High Order Byte)
		5	Stack Pointer – 2	0	Index Register (Low Order Byte)
		6	Stack Pointer – 3	0	Index Register (High Order Byte)
		7	Stack Pointer – 4	0	Contents of Accumulator A
		8	Stack Pointer - 5	0	Contents of Accumulator B
		9	Stack Pointer - 6	0	Contents of Cond. Code Register
		10	Stack Pointer – 7	1	Irrelevant Data
		11	Vector Address FFFA (Hex)	1	Address of Subroutine
		12	Vector Address FFFB (Hex)	1	(High Order Byte) Address of Subroutine
					(Low Order Byte)
CONTRACTOR OF THE PARTY OF THE		1	On Code Address	4	
BCC BHT BINE	3	1	Op Code Address	1	Op Code
BCC BHT BNE BCS BLE BPL	3	2	Op Code Address + 1	1	Branch Offsert
BCC BHT BNE BCS BLE BPL BEQ BLS BAA	3		1		
BCC BHT BNE BCS BLE BPL BEO BLS BBA BGE BLT BVC	3	2	Op Code Address + 1	1	Branch Offsert
BCC BHT BNE BCS BLE BPL BEQ BLS BAA BGE BLT BVC BGT BMT BVS	3	2	Op Code Address + 1	1	Branch Offsert
BCC BHT BNE BCS BLE BPL BEQ BLS BAA BGE BLT BVC BGT BMT BVS BAA	3	2 3	Op Code Address + 1 Address Bus FFFF	1	Branch Offset Low Byte of Restart Vector
BCC BHT BNE BCS BLE BPL BEQ BLS BAA BGE BLT BVC BGT BMT BVS BAA		2	Op Code Address + 1 Address Bus FFFF  Op Code Address	1	Branch Offsert
BCC BHT BNE BCS BLE BPL BEQ BLS BAA BGE BLT BVC BGT BMT BVS BAN		2 3	Op Code Address + 1 Address Bus FFFF  Op Code Address Op Code Address + 1	1 1 1	Branch Offset Low Byte of Restart Vector  Op Code Branch Offset
BCC BHT BNE BCS BLE BPL BEQ BLS BAA BGE BLT BVC BGT BMT BVS BAN		2 3 1 2 3	Op Code Address + 1 Address Bus FFFF  Op Code Address Op Code Address + 1 Address Bus FFFF	1 1 1 1	Branch Offset Low Byte of Restart Vector  Op Code Branch Offset Low Byte of Restart Vector
BLATIVE BCC BHT BNE BCS BLE BPL BEQ BLS BBA BGE BLT BVC BGT BMT BVS BRAI BSR		2 3	Op Code Address + 1 Address Bus FFFF  Op Code Address Op Code Address + 1	1 1 1	Branch Offset Low Byte of Restart Vector  Op Code Branch Offset

#### 未定義命令の動作概要


HD68P01は36種類の未定義命令があります。これらの未定義命令が実行されると、MPU内部のレジスタやメモリの内容などがランダムに変更されることがありま

す。また、4E、5E のオペコードを実行するとプログラムカウンタの値がカウントアップされ続け、リセット信号が入力されるまでMPUは停止しません。このコードは、LSI のテスト時に使用するものです。

表13 オペコードマップ

				HD6	8P01 MICF	ROCO	MPU	TERI	NST	RUCT	IONS									
OF	,					ACC	ACC	INID	CVT	,	ACCA	or Sf	)		ACCE	3 or X		1		
COE	ÞΕ					Α	В	IND	EXI	IMM	DIR	IND	EXT	IMM	DIR	IND	EXT			
	HI	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111			
LO		0	1	2	3	4	5	6	7	8	9	А	В	С	D	E	۴			
0000	0		SBA	BRA	TSX		NE	EG	,				SL	JB			Lamman	0		
0001	1	NOP	СВА	BRN	INS					СМР										
0010	2			ВНІ	PULA(+1)								SBC					2		
0011	3			BLS	PULB(+1)		C	MC		* SUBD (+2) * ADDD (+2						⊢2)	3			
0100	4	LSRD(+1)		BCC	DES	LSR							1A	ND.				4		
0101	5	ASLD(+1)		BCS	TXS								BI	Т				5		
0110	6	TAP	ТАВ	BNE	PSHA		RO	DR					LD	Α				6		
0111	7	TPA	ТВА	BEQ	PSHB		A	SR				STA				STA		7		
1000	8	INX(+1)		BVC	PULX(+2)	ASL						EC	)R				8			
1001	9	DEX(+1)	DAA	BVS	RTS(+2)		ROL			ADC								9		
1010	Α	CLV		BPL	ABX		DE	EC		ORA							Α			
1011	В	SEV	АВА	вмі	RTI(+7)							Al		DD				В		
1100	С	CLC		BGE	PSHX(+1)		IN	С		*	CI	PX (+	2)	*	LE	DD (+	1)	С		
1101	D	SEC		BLT	MUL(+7)		TS	ST		BSR (+4)	JS	SR (+	2)	*/(+1)	S1	TD (+	1)	D		
1110	E	CLI		BGT	WAI(+6)	*	*	JMP	(-3)	*	L	OS (+	1)	*	LC	)X (+	1)	E		
1111	F	SEI		BLE	SWI(+9)		CI	-R	3		R		SI	TS (+	1)	*/(+1)	ST	ΓX (+	1)	F
BYTE	CLE	1/2	1/2	2/3	1/3	1/2	1/2	2/6	3/6	* (+1) 2/2		2/4	3/4	ř	2/3	2/4	3/4			

- (注) 1. 🖊 は、未定義のオペコードです。
  - 2.()内の数字は、その命令のサイクルカウントに加えてください。
  - 3. 下記の命令はすべて3バイト命令であり、表中に"\*"で示しています。 SUBD, CPX, LDS, ADDD, LDD, LDX のイミディエイトアドレッシングモードおよび8F, CD, CF の未定義オペコード
  - 4. 4E, 5E のオペコードは1バイト/∞サイクル命令であり、表中に"\*\*"で示しています。






図25 HD68P01 MCUシングルチップデュアルプロセッサ構成




図26 HD68P01 MCUエクスパンディッドノンマル チプレックスモード




図27 HD68 P01 MC Uエクスパンディッドマル チプレックスモード

#### ■HD6801S, HD6801V として使用する場合


HD68P01をHD6801Sとして使用するには、ROM使用 空間をメモリアドレスの \$F800 番地から 2kバイトまでとしてください。このときメモリアドレスの \$E000 番地から \$F7FF 番地までは使用できません。その他のメモリアドレス空間 (65k ワード以内) は、HD6801S と同じであり、使用可能です。

HD68P01をHD6801Vとして使用するには、ROM使用空間をメモリアドレスの\$F000番地から4kバイトまでとしてください。このときメモリアドレスの\$E000番地から\$EFFF番地までは使用できません。その他のメモリアドレス空間(65kワード以内)は、HD6801Vと同じであり、使用可能です。

#### ■EPROM搭載形 8 ビットシングルチップマイクロコン ピュータ使用上の注意

本製品はバッケージ上面にピンソケットを設けた特殊 な構造をしていますので、使用する場合、次の点に留意 してください。

(1)ピンソケット端子にはLSI端子と同様に静電気電圧, サージ電圧など最大定格以上の過電圧を印加しないように注意してください。LSIの永久破壊となることが あります。



インデックス側の4 ピンは爛放

24ピンのEPROMはインデックスを一致させ、下につめて差し込む。

- (2)ピンソケットは28ピンありますが、16k および32k の EPROM(24ピン)を使用する場合はマーク捺印側につ めて差込んでください。この場合、インデックス側の 4 ピンは開放状態にします。
- (3)本製品をマスクROM形8ビットシングルチップマイクロコンピュータと同様にシステム製品に組込む場合には、EPROM端子とピンソケットとの接触性を良好に保つために次のことを守ってください。
  - (a) プリント基板などにはんだ付けする場合は,LSI 端子の温度を250℃以下,時間は10秒以内で行うよう。 にしてください。それ以上の温度あるいは長い時間熱しますとピンソケットを固定しているはんだが溶解し、ソケットが抜けることがあります。
  - (b) はんだ付後にフラックス洗浄を行うときや基板に コーティングを行うときに、洗浄液やコート剤が ピンソケットに入らないよう注意してください。フラ ックスやコート剤によってピンソケットの接触性 が劣化することがあります。
  - (c) 常時振動している場所、システムでの恒久的な使 用はなるべく避けてください。
  - (d) EPROMの抜差しを繰り返したピンソケットは新 しいものより接触性が損なわれています。システ ム製品に組込む場合にはなるべく新しい製品を使 用することをおすすめします。
  - なお,不明の点は当社営業担当にご樹談ください。

#### 株式會社日立製作所

栃木電子部品営業所 西那須野 (02873) 6-3312

多摩電子部品営業所 立 川 (0425) 27→1410

関西支店 大 阪 (06)203-5% (代)

九州支店 福 岡(%92)741-5831(代)

中部支店 名古屋 (352)251-3111(大代)

北海道支店 札 幌 (011) 261-3131(大代)

マイコンについての総合情報センター

日立マイコンセンター "GAIN" (03) 253~1405(代)

茨城電子部品営業所 勝 田 (0292) 74-4011

東北支店 仙 台 (0222) 23 0121(代)

金沢営業所 金 沢 (0762) 63-2351(代)

中国支店 広島 (082) 223-4111(代)

四国支店 高 松 (0878) 31-2111(代)